JPH03214651A - レイアウトパターン検証方法 - Google Patents
レイアウトパターン検証方法Info
- Publication number
- JPH03214651A JPH03214651A JP2010853A JP1085390A JPH03214651A JP H03214651 A JPH03214651 A JP H03214651A JP 2010853 A JP2010853 A JP 2010853A JP 1085390 A JP1085390 A JP 1085390A JP H03214651 A JPH03214651 A JP H03214651A
- Authority
- JP
- Japan
- Prior art keywords
- verification
- error
- circuit diagram
- data
- layout pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体集積回路のレイアウトパターンデータ
の設計検証方法に関するものである。
の設計検証方法に関するものである。
第４図は、従来のレイアウトパターン検証方法の説明図
である。同図において、１はレイアウトパターンデータ
、２は回路図データ、３はレイアウトパターンデータ１
と回路図データ２のデハイス情報、回路説明情報等の比
較検証を行なう検証ルール、４はレイアウトパターンデ
ータ１と回路図データ２から検証ルール３に従いデバイ
ス情報、回路説明情報等を抽出して比較検証を行ない、
検証結果を生成、記憶するレイアウｌ・検証モジュール
、５はレイアウト検証モジュール４によって生成され記
憶された検証結果、６は検証結果を表示させるためのエ
ラー表示モジュールである。
である。同図において、１はレイアウトパターンデータ
、２は回路図データ、３はレイアウトパターンデータ１
と回路図データ２のデハイス情報、回路説明情報等の比
較検証を行なう検証ルール、４はレイアウトパターンデ
ータ１と回路図データ２から検証ルール３に従いデバイ
ス情報、回路説明情報等を抽出して比較検証を行ない、
検証結果を生成、記憶するレイアウｌ・検証モジュール
、５はレイアウト検証モジュール４によって生成され記
憶された検証結果、６は検証結果を表示させるためのエ
ラー表示モジュールである。
次に動作について第５図を用いて説明する。レイアウト
パターンデータ１と回路図データ２のデハイス情報、回
路接続情報等を抽出して比較するための検証ルール３を
用いて、レイアウト検証モジュール４でレイアウトパタ
ーンデータ１と回路図データ２のデバイス情報、回路接
続情報等を抽出し、比較検証を行ない（ステップ１１〜
１４）、検証結果５を生成し、記憶する（ステノプ１５
）。
パターンデータ１と回路図データ２のデハイス情報、回
路接続情報等を抽出して比較するための検証ルール３を
用いて、レイアウト検証モジュール４でレイアウトパタ
ーンデータ１と回路図データ２のデバイス情報、回路接
続情報等を抽出し、比較検証を行ない（ステップ１１〜
１４）、検証結果５を生成し、記憶する（ステノプ１５
）。
エラーがあれば、生成、記位された検証結果５をエラー
表示モジュール６によって、レイアウトパターンデータ
１と回路図データ２との異なったデバイス情報等を表示
する（ステップ１６．１７）。
表示モジュール６によって、レイアウトパターンデータ
１と回路図データ２との異なったデバイス情報等を表示
する（ステップ１６．１７）。
第６図に、回路図データ上にエラー表示された例を示す
。同図で太線は、レイアウトパターンデータと回路図デ
ータの異なった部分を示す。
。同図で太線は、レイアウトパターンデータと回路図デ
ータの異なった部分を示す。
従来のレイアウトパターン検証方法は以上のように構成
されているので、検証結果（マッチ、アンマッチ情報）
を参照し、レイアウトパターンデータと回路図データの
各々でエラー個所を表示させてエラー内容を判断しなけ
ればならず、一目ではエラー内容がわかりづらく、また
エラー修正に時間がかかるなどの問題があった。
されているので、検証結果（マッチ、アンマッチ情報）
を参照し、レイアウトパターンデータと回路図データの
各々でエラー個所を表示させてエラー内容を判断しなけ
ればならず、一目ではエラー内容がわかりづらく、また
エラー修正に時間がかかるなどの問題があった。
本発明はこのような点に鑑みてなされたものであり、そ
の目的とするところは、エラー個所、エラー内容が一目
でわかるように表示し、エラー個所を容易に修正できる
レイアウトパターン検証方法を得ることにある。
の目的とするところは、エラー個所、エラー内容が一目
でわかるように表示し、エラー個所を容易に修正できる
レイアウトパターン検証方法を得ることにある。
Ｃ課題を解決するための手段〕
このような目的を達成するために本発明は、レイアウト
パターンデータと回路図データのデバイス情報、回路接
続情報等の検証用情報についてレイアウトパターンデー
タと回路図データとの間で比較検証するための検証ルー
ルと、この検証ルールを用いて比較検証を行ない、検証
結果を記憶するレイアウト検証モジュールと、記憶され
た検証結果におけるレイアウトパターンデータエラーに
ついてのエラー状態を回路図中に表示するための回路図
へのエラーフィードバンク表示処理モジュールと、回路
図データ上にエラー内容を表示するエラー表示モジュー
ルとを有するようにしたものである。
パターンデータと回路図データのデバイス情報、回路接
続情報等の検証用情報についてレイアウトパターンデー
タと回路図データとの間で比較検証するための検証ルー
ルと、この検証ルールを用いて比較検証を行ない、検証
結果を記憶するレイアウト検証モジュールと、記憶され
た検証結果におけるレイアウトパターンデータエラーに
ついてのエラー状態を回路図中に表示するための回路図
へのエラーフィードバンク表示処理モジュールと、回路
図データ上にエラー内容を表示するエラー表示モジュー
ルとを有するようにしたものである。
本発明によるレイアウトパターン検証方法においては、
レイアウト検証モジュールで比較検証を行なって生成・
記憶された検証結果を回路図へのエラーフィードバック
表示処理モジュールで制御し、表示するだめのデータを
検証用情報から生成し、このデータを表示する。これに
より、エラーの個所、エラーの内容を回路図データを見
ただけで一目で判断できる。
レイアウト検証モジュールで比較検証を行なって生成・
記憶された検証結果を回路図へのエラーフィードバック
表示処理モジュールで制御し、表示するだめのデータを
検証用情報から生成し、このデータを表示する。これに
より、エラーの個所、エラーの内容を回路図データを見
ただけで一目で判断できる。
以下、本発明によるレイアウトパターン検証方法の一実
施例を第１図〜第３図を用いて説明する。
施例を第１図〜第３図を用いて説明する。
第１図において、１はレイアウトパターンデータ、２は
回路図データ、３はレイアウトパターンデータｌと回路
図データ２のデハイス情報、回路接続情報等の検証用情
報を抽出し、比較検証を行なう検証ルール、４はレイア
ウトパターンデータ１と回路図データ２から検証ルール
３に従いデバイス情報、回路接続情報等の検証用情報を
抽出し、比較検証を行ない、検証結果を生成し記憶する
レイアウト検証モジュール、５はレイアウト検証モジュ
ール４によって生成され記憶された検証結果、７は検証
結果５からエラー個所、エラーの内容の表示を制御する
回路図へのエラーフィードハソク表示処理モジュール、
６ぱ回路図へのエラーフィードパソク表示処理モジュー
ル７により制御されたデータを表示するエラー表示モジ
ュールである。
回路図データ、３はレイアウトパターンデータｌと回路
図データ２のデハイス情報、回路接続情報等の検証用情
報を抽出し、比較検証を行なう検証ルール、４はレイア
ウトパターンデータ１と回路図データ２から検証ルール
３に従いデバイス情報、回路接続情報等の検証用情報を
抽出し、比較検証を行ない、検証結果を生成し記憶する
レイアウト検証モジュール、５はレイアウト検証モジュ
ール４によって生成され記憶された検証結果、７は検証
結果５からエラー個所、エラーの内容の表示を制御する
回路図へのエラーフィードハソク表示処理モジュール、
６ぱ回路図へのエラーフィードパソク表示処理モジュー
ル７により制御されたデータを表示するエラー表示モジ
ュールである。
次に動作について第２図を用いて説明する。レイアウト
パターンデータ１と回路図デーク２、およびレイアウト
パターンデータ１と回路図データ２のデバイス情報、回
路説明情報等の検証用情報の抽出と比較を行なう検証ル
ールを用いて、レイアウト検証モジュール４でレイアウ
トパターンデータ１と回路図データ２のデハイス情報、
回路接続情報等の検証用情報を抽出し、比較検証を行な
い（ステソプ２１〜２４）、検証結果を生成しくステッ
プ２５）、記憶する。エラーがあれば、生成、記憶され
た検証結果５から、回路図へのエラーフィードハソク表
示処理モジュール６によって、レイアうトパターンデー
タ１と回路図データ２の異なったデバイス情報、回路接
続情報等を認識し、表示するためのデータを生成する（
ステップ２６２７）。生成されたデータから、レイアウ
トバクーンデータ１と回路図データ２の異なったデバイ
ス情報、回路接続情報等をエラー表示モジュール７によ
って表示する（ステソプ２８）。
パターンデータ１と回路図デーク２、およびレイアウト
パターンデータ１と回路図データ２のデバイス情報、回
路説明情報等の検証用情報の抽出と比較を行なう検証ル
ールを用いて、レイアウト検証モジュール４でレイアウ
トパターンデータ１と回路図データ２のデハイス情報、
回路接続情報等の検証用情報を抽出し、比較検証を行な
い（ステソプ２１〜２４）、検証結果を生成しくステッ
プ２５）、記憶する。エラーがあれば、生成、記憶され
た検証結果５から、回路図へのエラーフィードハソク表
示処理モジュール６によって、レイアうトパターンデー
タ１と回路図データ２の異なったデバイス情報、回路接
続情報等を認識し、表示するためのデータを生成する（
ステップ２６２７）。生成されたデータから、レイアウ
トバクーンデータ１と回路図データ２の異なったデバイ
ス情報、回路接続情報等をエラー表示モジュール７によ
って表示する（ステソプ２８）。
第３図に、回路図データ上にエラー表示をさせた例を示
す。同図で点線は、レイアウトパターンデータと回路図
データの異なった部分を示す。
す。同図で点線は、レイアウトパターンデータと回路図
データの異なった部分を示す。
以上説明したように本発明は、レイアウトパターンデー
タと回路図データとの間で検証用情報を比較検証し、検
証結果を記ｊｉｌｔ，、その検証結果によりレイアウト
パターンデータのエラー出力された検証用情報を回路図
データ上に戻し、どのように異なっているかをエラー表
示するようにしたごとにより、一目でレイアウトパター
ンデータの接続ミス、デハイス数等のミスが判断でき、
エラー個所、エラー内容の修正が容易になる。また、検
証ルールの修正、デバッグについても容易になる。
タと回路図データとの間で検証用情報を比較検証し、検
証結果を記ｊｉｌｔ，、その検証結果によりレイアウト
パターンデータのエラー出力された検証用情報を回路図
データ上に戻し、どのように異なっているかをエラー表
示するようにしたごとにより、一目でレイアウトパター
ンデータの接続ミス、デハイス数等のミスが判断でき、
エラー個所、エラー内容の修正が容易になる。また、検
証ルールの修正、デバッグについても容易になる。
第１図は本発明によるレイアウトパターン検証方法の一
実施例の説明図、第２図は第１図で説明する実施例にお
ける動作を示すフローチャート、第３図は第１図で説明
する実施例による回路図データ上でのエラー表示例を示
すデータ図、第４図は従来のレイアウトパターン検証方
法の説明図、第５図は第４図で説明する従来方法におけ
る動作を示すフローヂャート、第６図は第４図で説明す
る従来方法による回路図データ上でのエラー表示例を示
すデータ図である。
実施例の説明図、第２図は第１図で説明する実施例にお
ける動作を示すフローチャート、第３図は第１図で説明
する実施例による回路図データ上でのエラー表示例を示
すデータ図、第４図は従来のレイアウトパターン検証方
法の説明図、第５図は第４図で説明する従来方法におけ
る動作を示すフローヂャート、第６図は第４図で説明す
る従来方法による回路図データ上でのエラー表示例を示
すデータ図である。
Claims (1)
- 【特許請求の範囲】 レイアウトパターンデータと回路図データのデバイス情
報、回路接続情報等の検証用情報について前記レイアウ
トパターンデータと回路図データとの間で比較検証する
ための検証ルールと、この検証ルールを用いて前記比較
検証を行ない、検証結果を記憶するレイアウト検証モジ
ュールと、前記記憶された検証結果におけるレイアウト
パターンデータエラーについてのエラー状態を回路図中
に表示するための回路図へのエラーフィードバック表示
処理モジュールと、 回路図データ上にエラー内容を表示するエラー表示モジ
ュールとを 有することを特徴とするレイアウトパターン検証方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010853A JPH03214651A (ja) | 1990-01-18 | 1990-01-18 | レイアウトパターン検証方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010853A JPH03214651A (ja) | 1990-01-18 | 1990-01-18 | レイアウトパターン検証方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03214651A true JPH03214651A (ja) | 1991-09-19 |
Family
ID=11761915
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010853A Pending JPH03214651A (ja) | 1990-01-18 | 1990-01-18 | レイアウトパターン検証方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03214651A (ja) |
-
1990
- 1990-01-18 JP JP2010853A patent/JPH03214651A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03214651A (ja) | レイアウトパターン検証方法 | |
| JPH0577143A (ja) | 自動化ラインの故障診断装置 | |
| JPH11282895A (ja) | 電気系ｃａｄネットデータ検証方法および電気系ｃａｄネットデータ検証プログラムを記録した媒体 | |
| JP3219066B2 (ja) | アナログ部品削除情報付与システム | |
| JPS6227867A (ja) | 画像デ−タ修正方式 | |
| JPS63106870A (ja) | Ｌｓｉマスクパタ−ン設計装置 | |
| JP3302107B2 (ja) | 図面情報処理方法及び装置 | |
| JPH04205312A (ja) | シーケンスプログラムの照合方法 | |
| JP2572872B2 (ja) | シーケンスプログラムの整合性確認方法 | |
| JPH03123057A (ja) | レイアウトパターン検証方法 | |
| JP2686167B2 (ja) | 回路図面表示装置 | |
| JP2757806B2 (ja) | 回路図エラー修正装置 | |
| JP2831782B2 (ja) | プラント警報診断表示装置 | |
| JPH0765053A (ja) | 対話型レイアウト検証装置 | |
| JPH04172538A (ja) | 検証装置 | |
| JPH04152473A (ja) | 状態遷移図作成装置 | |
| JPH10322099A (ja) | 部品搭載座標入力装置及びその方法 | |
| JPH0756980A (ja) | ライブラリ検証装置 | |
| JPH0353303A (ja) | プログラマブルコントローラのプログラム入力装置 | |
| JPH02266474A (ja) | デバイス回路図シミュレータ用部品データ作成装置 | |
| JPH03208358A (ja) | 半導体装置のパターンデータ検証方法 | |
| JPH07192040A (ja) | 実装機データの生成方法 | |
| JPH0715496B2 (ja) | 論理回路検証方法 | |
| JPS61208516A (ja) | 監視装置 | |
| JPS63276682A (ja) | 文字読取り装置 |