JPH03215978A - 両方向性２端子サイリスタ - Google Patents
両方向性２端子サイリスタInfo
- Publication number
- JPH03215978A JPH03215978A JP1068390A JP1068390A JPH03215978A JP H03215978 A JPH03215978 A JP H03215978A JP 1068390 A JP1068390 A JP 1068390A JP 1068390 A JP1068390 A JP 1068390A JP H03215978 A JPH03215978 A JP H03215978A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- exposed
- thyristor
- substrate
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000002457 bidirectional effect Effects 0.000 title claims description 8
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 239000004065 semiconductor Substances 0.000 claims 1
- 239000002184 metal Substances 0.000 abstract description 6
- JCALBVZBIRXHMQ-UHFFFAOYSA-N [[hydroxy-(phosphonoamino)phosphoryl]amino]phosphonic acid Chemical compound OP(O)(=O)NP(O)(=O)NP(O)(O)=O JCALBVZBIRXHMQ-UHFFFAOYSA-N 0.000 abstract description 3
- 238000000034 method Methods 0.000 abstract description 3
- VMXJCRHCUWKQCB-UHFFFAOYSA-N NPNP Chemical compound NPNP VMXJCRHCUWKQCB-UHFFFAOYSA-N 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 6
- 230000003321 amplification Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000003199 nucleic acid amplification method Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 2
- 239000006185 dispersion Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Landscapes
- Thyristors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は遮断性能にずくれ、しかも製造容易な両方向性
２端子サイリスタに関するものである。
２端子サイリスタに関するものである。
（従来技術と解決すべき問題点）
第１図の（ａ）（ｂ）に示す平面図（金属電極Ｍ ＋
， Ｍ ２絶縁膜Ｉの図示を省略）および断面図のよう
なＰＮＰＮＰ （ＮＰＮＰＮ）構造をもつ方向性２端子
サイリスタは、小型安価であって使用が簡単である等の
理由から、雷サージなどのサージ防護素子として広く使
用されている。例えば第２図（ａ）のように被保護電子
回路Ａの入力回路Ｌ＋，Ｌｚ間に２端子サイリスタＺを
接続し、第２図（ｂ）のようにその耐圧ＶＢＯを越える
雷サージ電圧が侵入したとき直ちにオンするようにして
、雷サージを被保護電子機器Ａから側路として保護する
ことが行われている。ところでこの場合雷サージの通過
後両方向性２端子サイリスタＺは、第２図（ｂ）の回路
電圧Ｅ。
， Ｍ ２絶縁膜Ｉの図示を省略）および断面図のよう
なＰＮＰＮＰ （ＮＰＮＰＮ）構造をもつ方向性２端子
サイリスタは、小型安価であって使用が簡単である等の
理由から、雷サージなどのサージ防護素子として広く使
用されている。例えば第２図（ａ）のように被保護電子
回路Ａの入力回路Ｌ＋，Ｌｚ間に２端子サイリスタＺを
接続し、第２図（ｂ）のようにその耐圧ＶＢＯを越える
雷サージ電圧が侵入したとき直ちにオンするようにして
、雷サージを被保護電子機器Ａから側路として保護する
ことが行われている。ところでこの場合雷サージの通過
後両方向性２端子サイリスタＺは、第２図（ｂ）の回路
電圧Ｅ。
を遮断してサージ侵入前の状態に戻ることが必要である
。このためには回路インピーダンスを第２図（ａ）のよ
うにＲとしたとき、第２図（ｂ）における２端子サイリ
スタＺの保持電流Ｉｌ＋が Ｅ０ ？■ 〉 Ｒ ？満足しなげればならない。
。このためには回路インピーダンスを第２図（ａ）のよ
うにＲとしたとき、第２図（ｂ）における２端子サイリ
スタＺの保持電流Ｉｌ＋が Ｅ０ ？■ 〉 Ｒ ？満足しなげればならない。
ところで前記第１図に示す通常のサイリスタ構造におい
ては、周知のように保持電流ＩｌｌばＰＮ，，Ｐ，Ｎ２
，Ｐ２等の各層の不純物濃度，層厚キャリアライフタイ
ム等によって定まるが、通常上記の条件を満足させるよ
うに所要の範囲に入れるためには、製造工程上の精密な
制御が要求され、しかも原材料のばらつき等もあるので
その達成は容易ではない。
ては、周知のように保持電流ＩｌｌばＰＮ，，Ｐ，Ｎ２
，Ｐ２等の各層の不純物濃度，層厚キャリアライフタイ
ム等によって定まるが、通常上記の条件を満足させるよ
うに所要の範囲に入れるためには、製造工程上の精密な
制御が要求され、しかも原材料のばらつき等もあるので
その達成は容易ではない。
（発明の目的）
本発明は新規な面（電極）構造による、新しい保持電流
ＩＨの制御手段を提供して製造の容易化を図ると共に、
大きな保持電流■■値を得ることができるようにして遮
断特性の向上を図ったものである。
ＩＨの制御手段を提供して製造の容易化を図ると共に、
大きな保持電流■■値を得ることができるようにして遮
断特性の向上を図ったものである。
（問題点を解決するだめの本発明の手段）第３図（ａ）
（ｂ） （Ｃ）（ｄ）および（ｅ）は本発明ノ−実施
例を示す平面図（図では上面の絶縁層■，金属電極Ｍを
除去している）、そのＡ−Ａ’ 部断面図、ＡＡ゛部断
面図の要部拡大図、上記平面図におげるＢ−Ｂ’部断面
図、および等価回路であって、本発明の特徴とするとこ
ろは次の点にある。
（ｂ） （Ｃ）（ｄ）および（ｅ）は本発明ノ−実施
例を示す平面図（図では上面の絶縁層■，金属電極Ｍを
除去している）、そのＡ−Ａ’ 部断面図、ＡＡ゛部断
面図の要部拡大図、上記平面図におげるＢ−Ｂ’部断面
図、および等価回路であって、本発明の特徴とするとこ
ろは次の点にある。
即ちＰ型基板を共通基板として第３図（ｂ）のようにそ
の一面にはＮ，層（ヘース）層を設け他面にＮ２層（ヘ
ース）を設ける。また上記Ｎ１層とＮ２層中にはＮ，層
とＮ２層が−・面と他面の表面に露出すると共に、第３
図（ａ）と（ｂ）のように−面の露出領域が他面の露出
領域と一部が重なって碁盤目状に複数個（第３図（ａ）
において実線の四角はＮ１の露出領域、点線四角ばＮ２
の領域を示す）交互に配置されるように四角形のＰ，層
（エミッタ）とＰ２層（エミッタ）を設けて２端子ザイ
リスタＴＴ ２ ， Ｔ ３ ”’−’−を形成ずる。
の一面にはＮ，層（ヘース）層を設け他面にＮ２層（ヘ
ース）を設ける。また上記Ｎ１層とＮ２層中にはＮ，層
とＮ２層が−・面と他面の表面に露出すると共に、第３
図（ａ）と（ｂ）のように−面の露出領域が他面の露出
領域と一部が重なって碁盤目状に複数個（第３図（ａ）
において実線の四角はＮ１の露出領域、点線四角ばＮ２
の領域を示す）交互に配置されるように四角形のＰ，層
（エミッタ）とＰ２層（エミッタ）を設けて２端子ザイ
リスタＴＴ ２ ， Ｔ ３ ”’−’−を形成ずる。
そして両面においてそれぞれ上記Ｐ，層と露出したＮｌ
層およびＰ２層と露出したＮ２を、金属電極Ｍ，，Ｍ２
により短絡して、それぞれ一つの電極を構成するように
して、Ｎ，とＮ２の露出領域においては、ＮＰＮＰ層の
４層構造、他の部分においてＰＮＰＮＰの５層構造を有
する素子としたことを特徴とするものである。
層およびＰ２層と露出したＮ２を、金属電極Ｍ，，Ｍ２
により短絡して、それぞれ一つの電極を構成するように
して、Ｎ，とＮ２の露出領域においては、ＮＰＮＰ層の
４層構造、他の部分においてＰＮＰＮＰの５層構造を有
する素子としたことを特徴とするものである。
このようにすれば第３図（Ｃ）に示す２端子サイリスタ
Ｔ，，Ｔ２部分を拡大した図のように、その構造は第１
図に示した通常の両方向性２端子サイリスタと同じであ
るから同じ動作を行い、例えば第３図（Ｃ）中に示す実
線矢印Ｉの方向に電圧が印加された場合には、２端子サ
イリスタＴ２が先ずターンオンする。
Ｔ，，Ｔ２部分を拡大した図のように、その構造は第１
図に示した通常の両方向性２端子サイリスタと同じであ
るから同じ動作を行い、例えば第３図（Ｃ）中に示す実
線矢印Ｉの方向に電圧が印加された場合には、２端子サ
イリスタＴ２が先ずターンオンする。
即ちこの構造においては相隣る２端子・り゛イリスタ同
士で通常の両方向性２端子サイリスタを形成し、この関
係は例えば２端子ザイリスタＴ ２ ， Ｔ ３の組合
わせにおいても全く同じである。しかも各２端子サイリ
スタは両面においてそれぞれ金属電極Ｍ ＋ ， Ｍ
２によって短絡されているため、電圧が印加されたとき
各２端子サイリスタの内の最もターンオンし易いものが
最初にターンオンし、これによって相隣る他の２端子ザ
イリスタのＮ２，Ｐ層にそれぞれゲー１・電流が流出入
するため、これもターンオンして以後順次ターンオン領
域は素子の全面に拡がることになる。例えば第３図（ａ
）に示す単方向２端子サイリスタＴ．，Ｔ．を含む断面
図において、２端子サイリスタＴ２が最初にターンオン
した場合を考えると、第３図（ｅ）の等価回路図のよう
に単方向２端子ザイリスタＴ３のＮ２層とＰ層に、横方
向抵抗を介してゲート電流■９が流出入するので単方向
２端子サイリスタＴ３もターンオンする。
士で通常の両方向性２端子サイリスタを形成し、この関
係は例えば２端子ザイリスタＴ ２ ， Ｔ ３の組合
わせにおいても全く同じである。しかも各２端子サイリ
スタは両面においてそれぞれ金属電極Ｍ ＋ ， Ｍ
２によって短絡されているため、電圧が印加されたとき
各２端子サイリスタの内の最もターンオンし易いものが
最初にターンオンし、これによって相隣る他の２端子ザ
イリスタのＮ２，Ｐ層にそれぞれゲー１・電流が流出入
するため、これもターンオンして以後順次ターンオン領
域は素子の全面に拡がることになる。例えば第３図（ａ
）に示す単方向２端子サイリスタＴ．，Ｔ．を含む断面
図において、２端子サイリスタＴ２が最初にターンオン
した場合を考えると、第３図（ｅ）の等価回路図のよう
に単方向２端子ザイリスタＴ３のＮ２層とＰ層に、横方
向抵抗を介してゲート電流■９が流出入するので単方向
２端子サイリスタＴ３もターンオンする。
以上のことは第３図（ａ）の平面図のどの部分において
も成立するから、前記したように一部分がターンオンす
ればターンオン領域は全面に拡がることになる。また第
３図（Ｃ）中の点線矢印Ｉのように逆な電圧が印加され
た場合には単方向２端子ザイリスタＴ２が先ずターンし
、次にＴ１が動作する全く同じ動作を行う。
も成立するから、前記したように一部分がターンオンす
ればターンオン領域は全面に拡がることになる。また第
３図（Ｃ）中の点線矢印Ｉのように逆な電圧が印加され
た場合には単方向２端子ザイリスタＴ２が先ずターンし
、次にＴ１が動作する全く同じ動作を行う。
従って本発明の構造は両方向性２端子ザイリスタとして
動作することは明らかであり、本発明の構造とすること
によって、本発明の目的とする遮断特性に大きく関係す
る保持電流の制御を容易に行いうる。
動作することは明らかであり、本発明の構造とすること
によって、本発明の目的とする遮断特性に大きく関係す
る保持電流の制御を容易に行いうる。
次に本発明の構造が保持電流の制御に有用であることを
、第４図（ａ）に示す本発明素子の部分簡略図および導
通状態におりる電子と正孔の釣合いを示す図によって説
明する。
、第４図（ａ）に示す本発明素子の部分簡略図および導
通状態におりる電子と正孔の釣合いを示す図によって説
明する。
第４図（ａ）においてＬをＰ，，Ｎ，層の短絡部分の長
さ、！を短絡部分が影響する実効距離とする。
さ、！を短絡部分が影響する実効距離とする。
また第４図（ｂ）においてＩを単方向２端子サイリスタ
を流れている全電流、Ｉｔを短絡部分に流れている電流
、Ｉｃｏを漏洩電流、α８，α２を構成１一ランジスタ
Ｎ，，Ｐ，Ｎ２およびＰ ２＋ Ｎ Ｚ＋ Ｐ層の電流
増幅率とする。
を流れている全電流、Ｉｔを短絡部分に流れている電流
、Ｉｃｏを漏洩電流、α８，α２を構成１一ランジスタ
Ｎ，，Ｐ，Ｎ２およびＰ ２＋ Ｎ Ｚ＋ Ｐ層の電流
増幅率とする。
そこでＮ２層における電子電流（第４図（ｂ）図中の実
線）と正孔電流（第４図（１））図中の点線）の釣合い
を考えると、本発明の構造では （１−αＰ）（Ｉ ｌｘ）一αＪ−Ｔ Ｚ ＋
Ｉ ｃｏとなり、これを整理すると、 Ｉ（１−（α，（１−一）十α．））一ｒ，。
線）と正孔電流（第４図（１））図中の点線）の釣合い
を考えると、本発明の構造では （１−αＰ）（Ｉ ｌｘ）一αＪ−Ｔ Ｚ ＋
Ｉ ｃｏとなり、これを整理すると、 Ｉ（１−（α，（１−一）十α．））一ｒ，。
■
（１）
となる。一方短絡部分のない２端子ザイリスクの場合に
は Ｉ（１−（α，］−α−） ） ＝ Ｔ ＣＯ ’−
”’−’−’ （２）で与えられる。また電流増幅率の
α，，α１，ば電流Ｉに依存し、電流の低下によって低
下することか公知であり、しかもα，＋αＮ＝１を維持
できない電流がＩ．であることも公知である。
は Ｉ（１−（α，］−α−） ） ＝ Ｔ ＣＯ ’−
”’−’−’ （２）で与えられる。また電流増幅率の
α，，α１，ば電流Ｉに依存し、電流の低下によって低
下することか公知であり、しかもα，＋αＮ＝１を維持
できない電流がＩ．であることも公知である。
従って以上を考慮して（１）（２）式を比較すれば判る
ように、本発明の場合には短絡部分のない２端子ザイリ
スタに比べて、電流増幅器率αＰが１！ （１−−、）だけ低下、即ちＩ ｔ ／ Ｉの関数とし
■ て電流増幅率α，が低下することが判る。
ように、本発明の場合には短絡部分のない２端子ザイリ
スタに比べて、電流増幅器率αＰが１！ （１−−、）だけ低下、即ちＩ ｔ ／ Ｉの関数とし
■ て電流増幅率α，が低下することが判る。
以上からＩ ｔ ／ Ｉの関数として電流増幅率α，が
低下し、保持電流ＩＨが増大ずることが明らかであるが
、全電流Ｉは例えば第１図（ａ）のＮ，層が表面に露出
する部分の面積の和に比例し、短絡部分に流れる電流Ｉ
！は、短絡部分の境界の長さしと短絡部分からの有効距
離！（例えば第４図（ａ）のＮ２層の横方向抵抗等に関
係する）との積で定まる。
低下し、保持電流ＩＨが増大ずることが明らかであるが
、全電流Ｉは例えば第１図（ａ）のＮ，層が表面に露出
する部分の面積の和に比例し、短絡部分に流れる電流Ｉ
！は、短絡部分の境界の長さしと短絡部分からの有効距
離！（例えば第４図（ａ）のＮ２層の横方向抵抗等に関
係する）との積で定まる。
従って各層の不純物分布，厚め等が定まれば保持電流Ｉ
ＩＩの増加分はＬに比例することになる。
ＩＩの増加分はＬに比例することになる。
以上のことは本発明が有効面積従って電流容量を同一と
しながら、短絡部分の有効長Ｌ例えば第３図におけＮ，
層の露出領域の総和を大にして、保持電流Ｉｌ＋を制御
するのに有効な構造と云え、これから従来のように精密
なプロセス技術などを要求されることはな＜Ｉ，，を大
として遮断性能のよいサージ防護素子を提供できる。
しながら、短絡部分の有効長Ｌ例えば第３図におけＮ，
層の露出領域の総和を大にして、保持電流Ｉｌ＋を制御
するのに有効な構造と云え、これから従来のように精密
なプロセス技術などを要求されることはな＜Ｉ，，を大
として遮断性能のよいサージ防護素子を提供できる。
これに加えて第３図に示したように本発明の構造では、
第１図に示した通常の構造のものに比較して、或る一方
向の導通の場合に導通領域が分散される。このことは本
発明の場合導通時の電力損失の分散となるので、電流容
量の増大を得る利点を生む。
第１図に示した通常の構造のものに比較して、或る一方
向の導通の場合に導通領域が分散される。このことは本
発明の場合導通時の電力損失の分散となるので、電流容
量の増大を得る利点を生む。
以上本発明を一実施例によって説明したが、例えば第５
図に示す本発明の他の実施例平面図（絶９ 縁膜■、金属電極Ｍ，，Ｍ２などの図示を省略）および
そのＡ−Ａ’ 部におりる断面図のように、本発明の要
旨を逸脱しない範囲内において、露出部分の形状，数な
どを変えることができ、また導電型を以」二と逆にする
ことができる。
図に示す本発明の他の実施例平面図（絶９ 縁膜■、金属電極Ｍ，，Ｍ２などの図示を省略）および
そのＡ−Ａ’ 部におりる断面図のように、本発明の要
旨を逸脱しない範囲内において、露出部分の形状，数な
どを変えることができ、また導電型を以」二と逆にする
ことができる。
また以上では一面の露出ベース領域が他面のベース領域
とが一部において重なり合うようにしたが、重なり部分
をもたないようにしてもよい。
とが一部において重なり合うようにしたが、重なり部分
をもたないようにしてもよい。
また実際の素子においては信軌性確保などのために通常
用いられている構造を適用できることは云うまでもない
。
用いられている構造を適用できることは云うまでもない
。
（発明の効果）
以上の説明から明らかなように本発明によれば、雷サー
ジなどのザージ防護素子として好適する遮断特性のよい
素子を容易に製造できる。
ジなどのザージ防護素子として好適する遮断特性のよい
素子を容易に製造できる。
第１図（ａ）（ｂ）は従来素子の平面図および断面図、
第２図（ａ） （ｂ）はサージ防護の一例を示す回路図
およびサージ防護素子の電圧電流特性例図、第３図（ａ
）■ ０ （ｂ）（Ｃ） （ｄ） （ｅ）は本発明の一実施例を示
す平面図、そのＡ−Ａ’部断面図、その要部拡大断面図
、平面図、Ｂ−Ｂ’ 部断面図および等価回路図、第４
図（ａ） （ｂ）は本発明素子の動作説明のための斜視
図およびその要部断面図、第５図（ａ）（ｂ）は本発明
の他の実施例を示す平面図およびそのＡ−Ａ’部断面図
である。
第２図（ａ） （ｂ）はサージ防護の一例を示す回路図
およびサージ防護素子の電圧電流特性例図、第３図（ａ
）■ ０ （ｂ）（Ｃ） （ｄ） （ｅ）は本発明の一実施例を示
す平面図、そのＡ−Ａ’部断面図、その要部拡大断面図
、平面図、Ｂ−Ｂ’ 部断面図および等価回路図、第４
図（ａ） （ｂ）は本発明素子の動作説明のための斜視
図およびその要部断面図、第５図（ａ）（ｂ）は本発明
の他の実施例を示す平面図およびそのＡ−Ａ’部断面図
である。
Claims (2)
- （１）Ｐ（Ｎ）型半導体を共通基板として、その両面に
それぞれＮ（Ｐ）ベースとＰ（Ｎ）エミッタを設けると
共に、前記Ｎ（Ｐ）ベースの一部が複数箇所において前
記Ｐ（Ｎ）エミッタを突き抜けて表面にそれぞれ露出し
、かつその一面の露出領域が他面の露出領域と一部が重
なるように交互に配置し、各面においてそれぞれ前記エ
ミッタと露出ベース領域が短絡されて一つの電極を構成
するようにしたことを特徴とする両方向性２端子サイリ
スタ。 - （２）一面の露出ベース領域が他面の露出ベース領域と
重なる部分をもたないことを特徴とする特許請求の範囲
第１項記載の両方向性２端子サイリスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010683A JP2724898B2 (ja) | 1990-01-22 | 1990-01-22 | 両方向性２端子サイリスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010683A JP2724898B2 (ja) | 1990-01-22 | 1990-01-22 | 両方向性２端子サイリスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03215978A true JPH03215978A (ja) | 1991-09-20 |
| JP2724898B2 JP2724898B2 (ja) | 1998-03-09 |
Family
ID=11757063
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010683A Expired - Fee Related JP2724898B2 (ja) | 1990-01-22 | 1990-01-22 | 両方向性２端子サイリスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2724898B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002368209A (ja) * | 2001-06-04 | 2002-12-20 | Shindengen Electric Mfg Co Ltd | 双方向型二端子サイリスタ |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54109386A (en) * | 1978-02-15 | 1979-08-27 | Nec Home Electronics Ltd | Manufacture for silicon symmetrical switch |
| JPS5562768A (en) * | 1978-11-06 | 1980-05-12 | Hitachi Ltd | Semiconductor device |
| JPS5678362U (ja) * | 1979-11-14 | 1981-06-25 | ||
| JPH01171273A (ja) * | 1987-12-25 | 1989-07-06 | Fuji Electric Co Ltd | 双方向性半導体スイッチング素子 |
-
1990
- 1990-01-22 JP JP2010683A patent/JP2724898B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54109386A (en) * | 1978-02-15 | 1979-08-27 | Nec Home Electronics Ltd | Manufacture for silicon symmetrical switch |
| JPS5562768A (en) * | 1978-11-06 | 1980-05-12 | Hitachi Ltd | Semiconductor device |
| JPS5678362U (ja) * | 1979-11-14 | 1981-06-25 | ||
| JPH01171273A (ja) * | 1987-12-25 | 1989-07-06 | Fuji Electric Co Ltd | 双方向性半導体スイッチング素子 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002368209A (ja) * | 2001-06-04 | 2002-12-20 | Shindengen Electric Mfg Co Ltd | 双方向型二端子サイリスタ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2724898B2 (ja) | 1998-03-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05507586A (ja) | ゲートベース制御型サイリスタ | |
| KR940003603B1 (ko) | 반도체 장치 | |
| US4760439A (en) | Bi-directional overvoltage protection device | |
| US3619741A (en) | Method of providing integrated diffused emitter ballast resistors for improved power capabilities of semiconductor devices | |
| JP3142617B2 (ja) | サージ防護素子 | |
| US4646122A (en) | Semiconductor device with floating remote gate turn-off means | |
| JPH0712045B2 (ja) | 電流検出素子 | |
| JP2504498B2 (ja) | 半導体装置 | |
| JP2724898B2 (ja) | 両方向性２端子サイリスタ | |
| TWI745847B (zh) | 半導體裝置 | |
| JPH0685437B2 (ja) | 両方向性２端子サイリスタ | |
| US5204735A (en) | High-frequency semiconductor device having emitter stabilizing resistor and method of manufacturing the same | |
| US5608236A (en) | Semiconductor device | |
| JP2004006691A (ja) | 半導体集積回路装置 | |
| JP2524553Y2 (ja) | 電力用半導体素子 | |
| JP2802970B2 (ja) | プレ−ナ型二端子双方向性サイリスタ | |
| KR0180537B1 (ko) | 다수의 유닛 트랜지스터를 포함하는 전력 트랜지스터 | |
| JPH05235379A (ja) | 保護用ダイオード素子 | |
| JP3046423B2 (ja) | サージ防護素子 | |
| JPH0480965A (ja) | 過電圧自己保護型半導体装置 | |
| JPH01171273A (ja) | 双方向性半導体スイッチング素子 | |
| JP3253493B2 (ja) | 両面型半導体装置 | |
| JP2000294765A (ja) | 半導体制御整流素子 | |
| JPH0614546B2 (ja) | 複合サイリスタ | |
| JP2910456B2 (ja) | マスタースライス方式集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071205 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081205 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091205 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |