JPH03216869A - ディスク記録再生装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明はＡＴＩＰデータ補間回路に係り、とくに例え
ばＣ　Ｄ　−　Ｗ　Ｏ　（ＷＲＩＴＥ　ＯＮＣＢ）ディ
スクなどに記録されたＡＴ　Ｉ　Ｐデータの欠落を補う
のに好通なＡＴＩＰデータ補間回路に関する．〔従来の
技術〕 例えばユーザ側がディスクに１回だけ記録できる追記型
のＣＤ−ＷＯディスクには、予めスバイラル状のガイド
溝（ブリグループ）が形成されている。このガイド溝は
、バイフェーズ信号で変調されたＡＴ　Ｉ　Ｐ　（Ａｂ
ｓｏｌｕｔｅ　Ｔｉｍｅ　Ｉｎ　Ｐｒｅｇｒｏｏｖｅ）
データ（絶対時間データ）が２２．　０５ｋＨｚのキャ
リア周波数でＦＭ変調により記録されている．ＡＴＩＰ
データのフォーマットは第４図に示すように、４ビット
の同期信号、８ビットの分データ、８ビットの秒データ
、８ビットのフレームデータ、１４ビットのＣＲＣデー
タのシリアル構成から成る． この内、絶対時間データである分データ，秒データ，フ
レームデータは全て２桁ＢＣＤデータで構成されており
、分データは００から９９まで、秒データは００から５
９まで、フレームデータは００から７４までの値を取る
． ２２．０５ｋＨｚのキャリアはスピンドルモータのＣＬ
ｖＭ御に利用される。

ＡＴＩＰデータはユーザデータの記録時にＡＴＩＰデー
タ復調回路で読み出され、ユーザデータと一緒に記録す
るサブコード中のタイムデータの形成に利用される． 〔発明が解決しようとする課題〕 しかしながら上記した従来の技術では、例えばＣＤ−Ｗ
Ｏディスクに傷があるなどしてＡＴＯＰデータ復ｔＪ＠
Ｎから出力されるＡＴＩＰデータが一時的に欠落したと
き、正確なサブコードの形成が出来なくなり、例えばユ
ーザデータをサーチする際、正確なサーチができなくな
るという問題があった． この発明は上記した従来の問題に鑑みなされたもので、
ＡＴ［Ｐデータ復調回路から出力されるＡＴＩＰデータ
の欠落に関わらず常に正確なＡＴＩＰデータを得ること
のできるＡＴＩＰデータ補間回路を提供することを、そ
の目的とする。

〔課題を解決するための手段〕

この発明のＡＴＩＰデータ補間回路は、ディスクに記録
されたＡＴ　Ｉ　Ｐデータの復調及びフレーム同期検出
並びにエラーチェックを行うＡＴＩＰデータ復調回路の
出力側に、ブリセフトモードとカウンタモードの２つの
動作モードを有し、ＡＴＩＰデータを入力する時間カウ
ンタを設け、ＡＴＩＰデータ復調回路から出力されるフ
レーム同期検出信号とエラーチェック信号を、時間カウ
ンタのクロック端子とモード切換信号入力端子に入力し
たこと、を特徴としている． ［実施例〕 次にこの発明の１つの実施例を第１図を参照して説明す
る． 第１図は、この発明に係るＣ　Ｄ−ＷＯディスク記録再
生装置のＡＴＩＰデータ復調系を示すブロック図である
。

光ピックアップ１０の出力側にＲＦアンブ１ｌが接続さ
れており、このＲＦアンブ１１でトラッキングエラー信
号が作成される． ＲＦアンブｌ１のトラッキングエラー信号出力端子にア
ンプｌ２が接続されており、トラツキングエラー信号の
増幅がなされる． アンプ１２の出力側にＢＰＦ１４が接続されており、Ｆ
Ｍ変調波成分が抽出される． ＢＰＦ１４の出力側にＦＭ復調回路ｌ６が接続されてお
り、ＦＭ変調波成分に対するＦＭ復調がなされてバイフ
エーズ信号が作成される．ＦＭ復調回路ｌ６の出力側に
ＡＴＩＰデータ復調回路ｌ８が接続されており、ＡＴＩ
Ｐデータ（分，秒．フレームからなる絶対時間データ）
の復調がなされる． ＡＴＩＰデータ復調回路１８は、フレーム同期検出とエ
ラーチェック（ＣＲＣチェｙク）も行い、フレーム同期
検出信号とエラーチェック信号（ＣＲＣチェック信号）
を出力する。

ＡＴＩＰデータ復調回路１８は、パイフエーズ復調回路
２０、シリアルーパラレル変換回路２２〜２６、ラッチ
回路２８〜３２、ＡＮＤ回路３４から成る． バイフエーズ復調回路２０はＦＭ復調回路１６の出力側
に接続されており、バイフェーズ信号からのＡＴＩＰシ
リアルデータの復調と、フレーム同期検出、並びにＣＲ
Ｃデータを用いたエラーチェックを行う． バイフエーズ復調回路２０は、ＡＴＩＰシリアルデータ
、データ読み取りクロック、フレーム同期検出信号、エ
ラーチェック信号を出力する．エラーチェック信号は、
１フレーム分の分データ，秒データ，フレームデータが
全て正しいときＯＫ状態を示すｒ｝ＩＪレベル、分デー
タ，秒データ，フレームデータのいずれかにエラーがあ
るときエラー状態を示す「Ｌ」レベルを出力する．ここ
で、ＡＴＩＰシリアルデータと、フレーム同期検出信号
、データ読み取りクロック、エラーチェック信号の関係
を第２図のタイムチャートに示す． フレーム同期検出信号はＡＴＯＰシリアルデータ中のフ
レーム同期信号の最後のビットが出力される時点で出力
される． データ読み取りクロックは、ＡＴＭＰシリアルデータ中
の分データ、秒データ、フレームデータの出力中に出力
される。

エラーチェノク信号は、ＡＴＩＰンリアルデータ中のＣ
ＲＣデータの最後のビットの出力が終わった時点でエラ
ーチェックの結果として出力され、次のフレームのＣＲ
Ｃデータの最後のビットの出力が終わる時点まで継続さ
れる． ハイフエーズ復調回路２０のＡＴＩＰシリアルデータの
出力側には各々８ビントのソリアルーパラレル変換器２
２〜２６が直列に接続されており、データ読み取りクロ
ックに従いＡＴＩＰノリアルデータがシリアルに入力さ
れ、８ビットずつ並列出力される． 各シリアルーパラレル変換器２２〜２６の出力側には各
々ラッチ回路２８〜３２が接続されている。そして、ハ
イフエーズ復調回路２０から出力されたフレーム同期検
出信号とエラーチェ７ク信号がＡＮＤ回路３４に入力さ
れ、このＡＮＤ回路３４の出力がラフチストローブ信号
として各ラッチ回路２８〜３２に入力されている。

エラーチェック信号が「Ｈ」レベルの状態（直前の１フ
レーム分のＡＴＩＰデータが正しい状態）でフレーム同
期検出信号が入力されるとＡＮＤ回路３４からラッチス
トローブ信号が出力され、その時点のシリアルーパラレ
ル変換器２２〜２６の出力が各ラッチ回路２８〜３２で
ラッチされてＡＴＩＰデータとして出力される． ランチ回路３２の出力が分データ、ラッチ回路３０の出
力が秒データ、ラッチ回路２８の出力がフレームデータ
である． この様に構成されたＡＴｔＰデータ復調回路１８にはＡ
ＴＩＰデータ補間回路を構成する時間カウンタ３６が接
続されている． この時間カウンタ３６は、ラッチ回路２８の出力側がブ
リセットデータ入力端子に接続された７５進ＢＣＤカウ
ンタ３８、ラッチ回路３０の出力側がブリセットデータ
入力端子に接続された６０進ＢＣＤカウンタ４０、ラッ
チ回路３２の出力側がブリセットデータ入力端子に接続
された１００進ＢＣＤカウンタ４２から成り、７５進Ｂ
ＣＤカウンタ３８の桁上げ信号出力端子が６０進ＢＣＤ
カウンタ４０のクロンク入力端子と接続され、６０進Ｂ
ＣＤカウンタ４０の桁上げ信号出力端子が１００進ＢＣ
Ｄカウンタ４２のクロック入力端子と接続されている． そして、時間カウンタ３６のクロンク入力端子としての
７５進ＢＣＤカウンタ３８のクロック入力端子にバイフ
エーズ復調回路２０から出力されたフレーム同期検出信
号が入力され、各７５進ＢＣＤカウンタ３８、６０進Ｂ
ＣＤカウンタ４０、１００進ＢＣＤカウンタ４２のモー
ド切換信号入力端子にエラーチェック信号が入力されて
いる。

各７５進ＢＣＤカウンタ３８、６０進ＢＣＤカウンタ４
０、１００進ＢＣＤカウンタ４２は、ブリセットモード
とカウントモードの２つの動作モードを有しており、モ
ード切換信号入力端子に［Ｈ」レベルが入力されている
ときプリセットモードとなり、各ラッチ回路２８〜３２
から入力されている８ビットデータをプリセットすると
ともにそのまま出力する． 逆に、モード切換信号入力端子に「し」レベルが入力さ
れると、その時点でのプリセット値からクロンク入力端
子にパルスの立上がりが入力される度にカウントアップ
がなされる． １００進ＢＣＤカウンタ４２、６０進カウンタ４０、７
５進カウンタ３８の出力は、補間ＡＴＩＰデータであり
、システムマイクロコンピュータなどに出力される． １００進ＢＣＤカウンタ４２の出力は分データ、６０進
カウンタ４０の出力は秒データ、７５進カウンタ３８の
出力はフレームデータである。

次にこの実施例の動作を第２図及び第３図のタイムチャ
ートを参照して説明する． まずＣＤ−ＷＯディスクに傷がなく、正常にＡＴＩＰデ
ータの復調がなされている場合を述べる（第２図参照）
． ユーザデータの記録時、光ピックアップ１０の検出信号
がＲＦアンブ１１に入力され、トラッキグエラー信号が
出力される．このトラッキングエラー信号はアンブｌ２
で増幅されたあと、ＢＰＦｌ４でＦＭ変調波成分が抽出
される． ＦＭ変調波成分はＦＭ復調回路１６でバイフェーズ信号
の復調がなされる． バイフエーズ信号はＡＴＩＰデータ復調回路ｌ８に入力
されてＡＴＩＰデータが復調される．このＡＴＩＰデー
タ復調回路１８では、まずバイフェーズ復調回路２０で
ＡＴＩＰシリアルデータの復調とフレーム同期検出、並
びにエラーチェックがなされる． ＡＴＩＰシリアルデータは、バイフエーズ復調回路２０
から出力されるデータ読み取りクロックに従い、シリア
ルーパラレル変換回路２２、２４、２６に順に転送され
、８ビット単位でシリアルーパラレル変換される． バイフエーズ復調回路２０がフレームデータの出力を終
わるとシリアルーパラレル変換回路２６から分データ、
シリアルーパラレル変換回路２４から秒データ、シリア
ルーパラレル変換回路２２からフレームデータが出力さ
れる． 各シリアルーパラレル変換回路２６、２４、２２の出力
は、各々ラッチ回路３２、３０、２８へ出力される． そして、バイフェーズ復調回路２０からＣＲＣデータの
出力が終わった時点で、今回の１フレーム分の分データ
、秒データ、フレームデータが全て正しい時はＯＫ状態
を示すｒＨ，レベルのエラーチェック信号がバイフエー
ズ復謂回路２０からＡＮＤ回路３４へ出力される． この状態で、次のフレームに係るフレーム同期検出信号
がバイフェーズ復調回路２０からＡＮＤ回路３４へ出力
されると、ＡＮＤ回路３４からラッチストロープ信号が
ラッチ回路３２、３０、２８へ出力される． このときラッチ回路３２、３０、２８は各々シリアルー
パラレル変換回路２６、２４、２２から入力している分
データ、秒データ、フレームデータを出力する． これらのＡＴＩＰデータは正しいデータであり、時間カ
ウンタ３６の各１００進ＢＣＤカウンタ４２、６０進カ
ウンタ４０，７５進ＢＣＤカウンタ３８に入力される． 時間カウンタ３６の各１００進ＢＣＤカウンタ４２、６
０進カウンタ４０、７５進ＢＣＤカウンタ３８のモード
切換信号入力端子には、「Ｈ」レベルのエラーチェック
信号が入力されているので、ブリセットモードとされ、
ラッチ回路３２、３０、２８から入力している分データ
、秒データ、フレームデータをそのまま補間ＡＴＩＰデ
ータとして出力する． この補間ＡＴＩＰデータは正しいデータであり、システ
ムマイクロコンピュータなどに出力される．パイフェー
ズ復調回路２０はフレーム同期検出信号を出力したあと
、新たなフレームに係る分データ、秒データ、フレーム
データをシリアルに出力する．これらのデータは前述と
同様にシリアルーパラレル変換回路２６、２４、２２に
転送されてシリアルーパラレル変換される．各データが
正しいときバイフエーズ復調回路２０はＣＲＣデータを
出力し終わった時点でエラーチェック信号をｒ　Ｈ　Ｊ
のままとするので、次のフレーム同期検出信号が出力さ
れた時点でラッチ回路３２、３０、２８でラッチされ、
時間カウンタ３６への出力データが変更する． 時間カウンタ３６はブリセットモードのままとなるので
、変更したＡＴＩＰデータがそのまま正しい補間ＡＴＩ
Ｐデータとして出力される。

以下、同様にしてＣＤ−ＷＯディスクに傷がなく、ＡＴ
ＩＰデータ復調回路１８から出力されるＡＴＩＰデータ
が正しいとき、時間カウンタ３６がブリセットモード状
態に維持されて正しいＡＴＩＰデータがそのまま補間Ａ
ＴＩＰデータとしてシステムマイクロコンビエータなと
へ出力される．これと異なり、ＣＤ−ＷＯディスクの傷
などで或るフレームのＡＴＩＰデータの復調時に分デー
タ、秒データ、フレームデータのいずれかにエラーが起
きた場合を説明する（第３図参照）．このときバイフェ
ーズ復調回路２０は、ＣＲＣデータを出力し終わった時
点でエラーチェック信号をｒＨ，からエラー状態を示す
ｒ（−，に落とす。

このため、次のフレームに係るフレーム同期検出信号が
バイフエーズ復調回路２０から出力されても、ラッチ回
路３２、３０、２８はラッチ動作を行わず、１つ前のフ
レームに係るＡＴＩＰデータの出力を続ける． よってＡＴ　Ｉ　Ｐデータが欠落することになる。

一方、時間カウンタ３６ではモード切換信号入力端子に
入力されるエラーチェック信号がｒＨｊから「ＬＪに落
ちると、１００進ＢＣＤカウンタ４２、５ＱａＢＣＤカ
ウンタ４０、７５進ＢｃＤカウンタ３８はその時点でラ
ッチ回路３２、３ｏ、２８からプリセ７｝データ入力端
子に入力していいる分データ、秒データ、フレームデー
タをブリセット値としてカウントモードに切り換わり、
その後時間カウンタ３６のクロック入力端子（７５進Ｂ
ＣＤカウンタ３８のクロック入力端子）に次のフレーム
同ｊｉＪｌ検出信号が入力されたところで７５進ＢＣＤ
カウンタ３８が１フレームだけ歩進する． 若しこのとき７５進ＢＣＤカウンタ３８のブリセットデ
ータが予め７４であれば００となり、桁上げ信号を６０
進ＢＣＤカウンタ４０のクロンク入力端子へ出力し、秒
データを１秒だけ歩進させる． 同様に、若しこのとき６０進ＢＣＤカウンタ４０のブリ
セットデータが予め５９であればＯＯとなり、桁上げ信
号を１００進ＢＣＤカウンタ４２のクロック入力端子へ
出力し、分データを１分だけ歩進させる． よって、ＡＴＩＰデータ復調回路２０から出力されたＡ
ＴＩＰデータがエラーで更新されず欠落が生じても、時
間カウンタ３６の出力はフレームに同期して更新される
ため、正確な補間ＡＴＩＰデータをシステムマイクロコ
ンピュータへ出力し続けることができる． バイフエーズ復調回路２０はフレーム同期検出信号を出
力したあと、新たなフレームに係る分データ、秒データ
、フレームデータをシリアルに出力する．これらのデー
タは前述と同様にシリアルパラレル変換回路２６、２４
、２２に転送されてシリアルーパラレル変換される。ま
だエラー状態が続いているときバイフエーズ復調回路２
０はＣＲＣデータを出力し終わった時点でエラーチェッ
ク信号をｒＬ，のままとするので、次のフレーム同期検
出信号が出力された時点でも各ラッチ回路３２、３０、
２８のラフチデータは変化しない。

この際、時間カウンタ３６はカウントモードのままとな
るので、次のフレーム同期検出信号が入力された所で補
間ＡＴＩＰデータを１フレーム分だけ歩進させて補関す
る。

以下、同様にしてＣＤ−ＷＯディスクの傷などで、ＡＴ
ＩＰデータ復調回路１日から出力されるＡＴＩＰデータ
がエラー状態のとき、時間カウンタ３６がカウントモー
ド状態に維持されて補間により形成した正しい補間ＡＴ
ＩＰデータがシステムマイクロコンピュータへ出力され
る。

その後、或るフレームのＡＴＩＰデータの復調時に分デ
ータ、秒データ、フレームデータが正常になると、ＣＲ
Ｃデータを出力し終わったところでエラーチェック信号
が「Ｌ」からｒＨ，となる。

このとき続いてフレーム同期検出信号が出力された時点
で、ンリアルーパラレル変換回路２６、２４、２２から
出力されている正しいデータがラｙ　チ回路３２、３０
、２８でランチされ、ＡＴＩＰデータとして時間カウン
タ３６へ出力される．時間カウンタ３６はエラーチェン
ク信号が「Ｈ」になったことでプリセットモードに戻り
、ラッチ回路３２、３０、２８から出力された正しいＡ
ＴＩＰデータをそのままシステムマイクロコンピュータ
へ補間ＡＴＩＰデータとして出力する．この実施例によ
れば、ＡＴＩＰデータ復調回路１８のＡＴＩＰデータの
出力側に時間カウンタ３６を設け、ＡＴＩＰデータ復調
回路１８から出力されるフレーム同期検出信号とエラー
チェック信号を時間カウンタ３６のクロック入力端子と
モード切換信号入力端子に入力し、エラーチェック信号
がＯＫ状態のとき時間カウンタ３６がブリセントモード
となってＡＴＩＰデータ復調回路１８から出力された正
しいＡＴＩＰデータをそのまま補間ＡＴ　Ｉ　Ｐデータ
として出力し、エラーチェック信号がエラー状態になる
と時間カウンタ３６がその時点で入力しているＡＴＩＰ
データをブリセット値としてフレーム同期検出信号の入
力に従い歩進し補間を行うようにしたことにより、ＣＤ
−ＷＯディスクの傷などでＡＴ　Ｉ　Ｐデータ復調回路
１８から出力されるＡＴＩＰデータにエラーが生じ一時
的に欠落しても連続した正しい補間ＡＴＩＰデータを出
力することが可能となり、ユーザデータの記録時にＡＴ
ＩＰデータに基づき正しいサブコードを記録することが
できる． 〔発明の効果〕 この発明のＡＴＩＰデータ補間回路によれば、ＡＴＩＰ
データ復調回路のＡＴＩＰデータの出力側に時間カウン
タを設け、ＡＴＩＰデータ復調回路から出力されるフレ
ーム同期検出信号とエラーチェック信号を時間カウンタ
のクロフク端子とモード切換信号入力端子に入力したこ
とにより、ＣＤ−ＷＯディスクの傷などによるＡＴＩＰ
データ復調回路のＡＴＩＰデータ出力の一時的な欠落に
関わらず連続した正確な補間ＡＴＩＰデータを得ること
ができる．

【図面の簡単な説明】

第１図はこの発明の１つの実施例に係るＣＤＷＯディス
ク記録再生装置のＡＴ　Ｉ　Ｐデータ再生系のブロック
図、第２図と第３図は第１図の動作を示すタイムチャー
ト、第４図はＡＴＩＰデータのフォーマット構成を示す
説明図である．主な符号の説明 １８ ：ＡＴＩＰデータ復調回路、 ３６二時間カウンタ．

Claims (1)

1. 【特許請求の範囲】 　ディスクに記録されたＡＴＩＰデータの復調及びフレ
   ーム同期検出並びにエラーチェックを行うＡＴＩＰデー
   タ復調回路の出力側に、 プリセットモードとカウンタモードの２つの動作モード
   を有し、ＡＴＩＰデータを入力する時間カウンタを設け
   、 ＡＴＩＰデータ復調回路から出力されるフレーム同期検
   出信号とエラーチェック信号を、時間カウンタのクロッ
   ク端子とモード切換信号入力端子に入力したこと、 を特徴とするＡＴＩＰデータ補間回路。