JPH03217121A - 非同期式カウンタ装置 - Google Patents
非同期式カウンタ装置Info
- Publication number
- JPH03217121A JPH03217121A JP2014138A JP1413890A JPH03217121A JP H03217121 A JPH03217121 A JP H03217121A JP 2014138 A JP2014138 A JP 2014138A JP 1413890 A JP1413890 A JP 1413890A JP H03217121 A JPH03217121 A JP H03217121A
- Authority
- JP
- Japan
- Prior art keywords
- output
- input
- stage
- clock input
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は動作周波数を高くすることを可能にした非同期
式カウンタ装置に関するものである。
式カウンタ装置に関するものである。
従来の技術
以下、従来の非同期式カウンタ装置について説明する。
第３図は従来の非同期式カウンタ装置、第４図はその動
作波形を示すものである。第３図において、８〜１１は
クロツク入力の立ち下がりで動作するＴタイプのフリッ
プフロップ（以下Ｔ−ＦＦと呼ぶ）で、前段のＴ−ＦＦ
の出力が次段のＴ−ＦＦのクロック入力に結合されてい
る。
作波形を示すものである。第３図において、８〜１１は
クロツク入力の立ち下がりで動作するＴタイプのフリッ
プフロップ（以下Ｔ−ＦＦと呼ぶ）で、前段のＴ−ＦＦ
の出力が次段のＴ−ＦＦのクロック入力に結合されてい
る。
以上のように構成された従来の非同期式カウンタ装置に
ついて、以下その動作を説明する。
ついて、以下その動作を説明する。
まずすべてのＴ−ＦＦの出力の電圧がロウ，レベルであ
るとする。入力バルスＩの第１番目の立ち下がりが入力
されると、Ｔ−ＦＦ８の出力Ｊはロウレベルからハイレ
ベルに変化する。第２番目の立ち下がりが入力されると
、Ｔ−ＦＦ８の出力Ｊがハイレベルからロウレベルに変
化し、そのためＴ−ＦＦ９の出力Ｋはロウレベルからハ
イレベルに変化する。以後同様にして、前段のＴ−ＦＦ
の出力がハイレベルからロウレベルに変わったとき、後
段のＴ−ＦＦの出力が反転するため、入力パルスＩを計
数することができる。
るとする。入力バルスＩの第１番目の立ち下がりが入力
されると、Ｔ−ＦＦ８の出力Ｊはロウレベルからハイレ
ベルに変化する。第２番目の立ち下がりが入力されると
、Ｔ−ＦＦ８の出力Ｊがハイレベルからロウレベルに変
化し、そのためＴ−ＦＦ９の出力Ｋはロウレベルからハ
イレベルに変化する。以後同様にして、前段のＴ−ＦＦ
の出力がハイレベルからロウレベルに変わったとき、後
段のＴ−ＦＦの出力が反転するため、入力パルスＩを計
数することができる。
発明が解決しようとする課題
しかしながら上記の従来の構成では、各段のＴ一ＦＦは
その前段のＴ−ＦＦの出力によって動作するので、Ｔ−
ＦＦの１段の伝搬遅延時間をＴＦとすると、最終段のＴ
−ＦＦの出力は、入力バルスに対して、（カウンタの段
数）ＸＴＦだけ遅延する。したがって、計数できる入力
パルスの周波数が低下するという欠点を有していた。
その前段のＴ−ＦＦの出力によって動作するので、Ｔ−
ＦＦの１段の伝搬遅延時間をＴＦとすると、最終段のＴ
−ＦＦの出力は、入力バルスに対して、（カウンタの段
数）ＸＴＦだけ遅延する。したがって、計数できる入力
パルスの周波数が低下するという欠点を有していた。
本発明は上記従来の問題点を解決するもので、計数でき
る入力パルスの周波数を高くすることを可能にした非同
期式カウンタ装置を提供することを目的とする。
る入力パルスの周波数を高くすることを可能にした非同
期式カウンタ装置を提供することを目的とする。
課題を解決するための手段
この目的を達成するために本発明の非同期式カウンタ装
置は、クロック入力で出力を反転するフリップフロップ
を直列に接続するとき、前段のフリップフロップのクロ
ック入力と出力とをゲート回路に入力し、そのゲート回
路の出力を次段のフリップフロップのクロック入力に入
力するという構成を有している。
置は、クロック入力で出力を反転するフリップフロップ
を直列に接続するとき、前段のフリップフロップのクロ
ック入力と出力とをゲート回路に入力し、そのゲート回
路の出力を次段のフリップフロップのクロック入力に入
力するという構成を有している。
作用
この構成によって、各段のフリップフロップに入力され
るクロックの伝搬遅延はゲート回路の伝搬遅延によって
決まり、ゲート回路の伝搬遅延をフリップフロップの伝
搬遅延より小さくすること３ によって、計数できる入力パルスの周波数を高くするこ
とができる。
るクロックの伝搬遅延はゲート回路の伝搬遅延によって
決まり、ゲート回路の伝搬遅延をフリップフロップの伝
搬遅延より小さくすること３ によって、計数できる入力パルスの周波数を高くするこ
とができる。
実施例
以下本発明の一実施例について、図面を参照しながら説
明する。
明する。
第１図は本発明の一実施例における非同期式カウンタ、
第２図はその動作波形図である。第１図において、１〜
４はクロック入力の立ち下がりで動作するＴ−ＦＦ，５
〜７は前段のＴ−ＦＦのクロック入力と出力を入力にも
ち、その出力を次段のＴ−ＦＦのクロック入力に入力す
るＡＮＤ回路である。
第２図はその動作波形図である。第１図において、１〜
４はクロック入力の立ち下がりで動作するＴ−ＦＦ，５
〜７は前段のＴ−ＦＦのクロック入力と出力を入力にも
ち、その出力を次段のＴ−ＦＦのクロック入力に入力す
るＡＮＤ回路である。
以上のように構成された非同期式カウンタ装置について
、以下その動作を説明する。
、以下その動作を説明する。
まず、すべてのＴ−ＦＦの出力の電圧がロウレベルであ
るとする。各段のＴ−ＦＦは前段のＴＦＦの出力の電圧
がハイレベルのとき、前段のクロック入力がＡＮＤ回路
を通して入力されて出力の電圧が反転する。−したがっ
て、入力パルスを計数することができる。
るとする。各段のＴ−ＦＦは前段のＴＦＦの出力の電圧
がハイレベルのとき、前段のクロック入力がＡＮＤ回路
を通して入力されて出力の電圧が反転する。−したがっ
て、入力パルスを計数することができる。
４
以上のように本実施例によれば、前段のＴ−ＦＦのクロ
ック入力と出力をＡＮＤ回路に入力し、ＡＮＤ回路の出
力を次段のＴ−ＦＦのクロック入力に入力することによ
り、ＡＮＤ回路の伝搬遅延時間をＴ＾とすると、最終段
のＴ−ＦＦの出力は、入力パルスに対して、（カウンタ
の段数−１）×Ｔ八十Ｔ ’Ｆだけ遅延する。したがっ
て、ＴＡ＜ＴＰとすることにより、最終段のＴ−ＦＦの
出力の入力パルスに対する伝搬遅延を小さくすることが
でき、計数できる入力パルスの周波数を高くすることが
可能である。
ック入力と出力をＡＮＤ回路に入力し、ＡＮＤ回路の出
力を次段のＴ−ＦＦのクロック入力に入力することによ
り、ＡＮＤ回路の伝搬遅延時間をＴ＾とすると、最終段
のＴ−ＦＦの出力は、入力パルスに対して、（カウンタ
の段数−１）×Ｔ八十Ｔ ’Ｆだけ遅延する。したがっ
て、ＴＡ＜ＴＰとすることにより、最終段のＴ−ＦＦの
出力の入力パルスに対する伝搬遅延を小さくすることが
でき、計数できる入力パルスの周波数を高くすることが
可能である。
発明の効果
以上のように本発明は前段のフリップフロップのクロッ
ク入力と出力をゲート回路に入力し、ゲート回路の出力
を次段のフリップフロップのクロック入力に入力するこ
とにより、計数できる入力パルスの周波数を高くするこ
とができる優れた非同期式カウンタ装置を実現できるも
のである。
ク入力と出力をゲート回路に入力し、ゲート回路の出力
を次段のフリップフロップのクロック入力に入力するこ
とにより、計数できる入力パルスの周波数を高くするこ
とができる優れた非同期式カウンタ装置を実現できるも
のである。
第１図は本発明の一実施例における非同期式カ５
ウンタ装置の回路図、第２図は本発明の一実施例におけ
る非同期式カウンタ装置のタイミングチャート＜ｉｖ割
、第３図は従来の非同期式カウンタ装置の回路図、第４
図は従来の非同期式カウンタ装置のタイミングチャート
管示す図である。 １〜４，８〜１１・・・・・・Ｔタイプのフリップフロ
ップ、５〜７・・・・・・ＡＮＤ回路。
る非同期式カウンタ装置のタイミングチャート＜ｉｖ割
、第３図は従来の非同期式カウンタ装置の回路図、第４
図は従来の非同期式カウンタ装置のタイミングチャート
管示す図である。 １〜４，８〜１１・・・・・・Ｔタイプのフリップフロ
ップ、５〜７・・・・・・ＡＮＤ回路。
Claims (1)
- クロック入力で出力の状態が反転するフリップフロップ
と、上記フリップフロップのクロック入力と出力に結合
する２つの入力と次段のフリップフロップのクロック入
力に結合するゲート回路を備えた非同期式カウンタ装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014138A JPH03217121A (ja) | 1990-01-23 | 1990-01-23 | 非同期式カウンタ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014138A JPH03217121A (ja) | 1990-01-23 | 1990-01-23 | 非同期式カウンタ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03217121A true JPH03217121A (ja) | 1991-09-24 |
Family
ID=11852789
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014138A Pending JPH03217121A (ja) | 1990-01-23 | 1990-01-23 | 非同期式カウンタ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03217121A (ja) |
-
1990
- 1990-01-23 JP JP2014138A patent/JPH03217121A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01265315A (ja) | 半導体回路装置 | |
| JP2576366B2 (ja) | 可変遅延バッファ回路 | |
| CN116566383B (zh) | 一种同步五分频电路和五分频信号生成方法 | |
| KR940005006B1 (ko) | 분할비율이 변화될 수 있는 주파수 분할회로 | |
| JP2611034B2 (ja) | 遅延回路 | |
| US5164970A (en) | Cascaded driver circuit | |
| JPH03217121A (ja) | 非同期式カウンタ装置 | |
| CN116647215A (zh) | 一种差分时钟驱动电路开关过程中的毛刺消除方法及电路 | |
| JPH0352041Y2 (ja) | ||
| JPH04361418A (ja) | リングオシレータ | |
| JPH05259895A (ja) | 奇数分周器 | |
| JP4452063B2 (ja) | ダイナミック型分周器 | |
| JP2752513B2 (ja) | シーケンサ回路 | |
| JPH0396014A (ja) | 同期カウンタ | |
| JPH0429248B2 (ja) | ||
| JP2688277B2 (ja) | パルス発生装置 | |
| JP2998898B2 (ja) | パルス発生装置 | |
| JPH1084277A (ja) | クロック生成回路 | |
| JP3382329B2 (ja) | 奇数カウンタ回路 | |
| JPH0336812A (ja) | 同期回路 | |
| JPH02196520A (ja) | クロック分周回路 | |
| JPH04302528A (ja) | 半導体集積回路 | |
| JPS6248120A (ja) | カウンタ回路 | |
| JPH06152345A (ja) | ロジック回路 | |
| KR20010076713A (ko) | 클럭 생성기 |