JPH03139125A - ディジタル同期並入装置 - Google Patents
ディジタル同期並入装置Info
- Publication number
- JPH03139125A JPH03139125A JP27596589A JP27596589A JPH03139125A JP H03139125 A JPH03139125 A JP H03139125A JP 27596589 A JP27596589 A JP 27596589A JP 27596589 A JP27596589 A JP 27596589A JP H03139125 A JPH03139125 A JP H03139125A
- Authority
- JP
- Japan
- Prior art keywords
- phase difference
- voltage
- outputs
- power
- digital synchronous
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Supply And Distribution Of Alternating Current (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的コ
（産業上の利用分野）
本発明は連系されていない２つの電力系統を連系する場
合に使用されるディジタル同期並入装置に関する。
合に使用されるディジタル同期並入装置に関する。
（従来の技術）
第３図は同期並入装置の一例のブロック図、第４図は同
期並入装置の系統適用国例である。第４図において母線
側電圧ＶＢと送電線ｆｆＩＩ電圧ｖＬが同期した時、同
期並入装置はしゃ断器ＣＢへの投入指令を出力し、母線
側系統と送電線側系統を並入する。第３図において同期
並入装置は、母線（１１１電圧ＶＢ、送電線側電圧ｖＬ
がそれぞれ定格電圧の８０％以上１１２０％以下の範囲
にある時、送電線電圧検出要素１．母線電圧検出要素２
は出力する。
期並入装置の系統適用国例である。第４図において母線
側電圧ＶＢと送電線ｆｆＩＩ電圧ｖＬが同期した時、同
期並入装置はしゃ断器ＣＢへの投入指令を出力し、母線
側系統と送電線側系統を並入する。第３図において同期
並入装置は、母線（１１１電圧ＶＢ、送電線側電圧ｖＬ
がそれぞれ定格電圧の８０％以上１１２０％以下の範囲
にある時、送電線電圧検出要素１．母線電圧検出要素２
は出力する。
ここで、系統並入装置への起動指令が行なわれるとへＮ
Ｏロジック１０は出力する。まず、第５図のようなルー
プ系統の場合の投入について説明する。
Ｏロジック１０は出力する。まず、第５図のようなルー
プ系統の場合の投入について説明する。
この場合、母線側電圧■８と送電線側電圧ＶＬとの同期
は常時とれており、各要素、各ロジックの動きは以下の
々口くなる。母線側周波数ｆＢと送電線側周波数ｆＬは
等しいので周波数差検出要素３は出力する。母線側周波
数ｆ８に異常がない限り、周波数下限以上確認要素４は
出力する。母線側電圧ＶＢと送電線側電圧ｖＬの差に異
常がない限り、電圧差確認口Ｆ！？１５は出力する。母
線側電圧アングルθθと送電線側電圧アングルθＬの位
相差θが一定値以下なら位相差確認要素６は出力する。
は常時とれており、各要素、各ロジックの動きは以下の
々口くなる。母線側周波数ｆＢと送電線側周波数ｆＬは
等しいので周波数差検出要素３は出力する。母線側周波
数ｆ８に異常がない限り、周波数下限以上確認要素４は
出力する。母線側電圧ＶＢと送電線側電圧ｖＬの差に異
常がない限り、電圧差確認口Ｆ！？１５は出力する。母
線側電圧アングルθθと送電線側電圧アングルθＬの位
相差θが一定値以下なら位相差確認要素６は出力する。
前記位相差θの時間的変化が一定値以下ならループ判定
要素９は出力し、フリップフロップ１５は出力保持する
。以上により、ＡＮＤロジック１１が出力し、へＮＤロ
ジック１３が出力し、ループ系続投入用ＡＮＤロジック
１６が出力し、投入指令用ＯＲロジック１８が出力し、
同期並入装置は投入指令を出力する。
要素９は出力し、フリップフロップ１５は出力保持する
。以上により、ＡＮＤロジック１１が出力し、へＮＤロ
ジック１３が出力し、ループ系続投入用ＡＮＤロジック
１６が出力し、投入指令用ＯＲロジック１８が出力し、
同期並入装置は投入指令を出力する。
次に、第６図のような異系統の場合の投入について説明
する。異系統の場合、母線側周波数ｆＢと送電線側周波
数ｆ、は相異し、スリップ周波数ｆｓを持っているのが
一般的である。そのため、ループ判定要素９は出力せず
、フリップフロッグ１５も出力しない。前述のループ系
統での各要素の動きは同様に理解できるので説明は省略
する。このような状態でスリップ周波数ｆＳに基づくサ
イクルで同期を繰り返し、同期点に向って行く過程では
位相差θは減少方向となるため位相差減少方向確認要素
８が出力し、しゃ断器の投入時間（前進時間）を考慮し
た出力を行なう位相差零予測用カフが位相差零の点から
前進時間分だけ前に出力を行ない、ＡＮＤロジック１２
が出力する。従ってＡＮＤロジック１４が出力し、異系
統投入用インヒビットロジック１７が出力し、投入指令
用ＯＲロジック１８が出力し、同期並入装置は投入指令
を出力する。
する。異系統の場合、母線側周波数ｆＢと送電線側周波
数ｆ、は相異し、スリップ周波数ｆｓを持っているのが
一般的である。そのため、ループ判定要素９は出力せず
、フリップフロッグ１５も出力しない。前述のループ系
統での各要素の動きは同様に理解できるので説明は省略
する。このような状態でスリップ周波数ｆＳに基づくサ
イクルで同期を繰り返し、同期点に向って行く過程では
位相差θは減少方向となるため位相差減少方向確認要素
８が出力し、しゃ断器の投入時間（前進時間）を考慮し
た出力を行なう位相差零予測用カフが位相差零の点から
前進時間分だけ前に出力を行ない、ＡＮＤロジック１２
が出力する。従ってＡＮＤロジック１４が出力し、異系
統投入用インヒビットロジック１７が出力し、投入指令
用ＯＲロジック１８が出力し、同期並入装置は投入指令
を出力する。
以上が従来の同期並入装置の一例の構成及び動作の説明
である。
である。
（発明が解決しようとする課題）
第３図においてループ判定要素９の構成は例えば、０．
５度／Ｓ程度の値となるので位相差θの分解能の限界か
ら、例えば位相差θの測定間隔を５秒間として位相差θ
が２．５度末溝の変化であったかを判定する手法が用い
られる。ところがこの手法を用いると位相差θの分解能
の問題は解決されるが、第７図に示すようにスリップ周
期の整数倍が５秒となる場合には、０４５度／Ｓ以上の
変化があるにも拘らず、変化がない、すなわち０，５度
／Ｓ未満と見做してしまい、ループ判定要素９は出力し
、フリップフロッグ１５は出力保持することとなる。こ
のような状態になった後で、前述した異系統並入の条件
が成立しても、異系統投入用インヒビットロジック１７
はロックされているので投入することができないという
問題を生じる。
５度／Ｓ程度の値となるので位相差θの分解能の限界か
ら、例えば位相差θの測定間隔を５秒間として位相差θ
が２．５度末溝の変化であったかを判定する手法が用い
られる。ところがこの手法を用いると位相差θの分解能
の問題は解決されるが、第７図に示すようにスリップ周
期の整数倍が５秒となる場合には、０４５度／Ｓ以上の
変化があるにも拘らず、変化がない、すなわち０，５度
／Ｓ未満と見做してしまい、ループ判定要素９は出力し
、フリップフロッグ１５は出力保持することとなる。こ
のような状態になった後で、前述した異系統並入の条件
が成立しても、異系統投入用インヒビットロジック１７
はロックされているので投入することができないという
問題を生じる。
本発明は前記問題を解決するもので、位相差θがどんな
値であっても、誤ってルーズ判定保持しないディジタル
同期並入装置を提供することを目的としている。
値であっても、誤ってルーズ判定保持しないディジタル
同期並入装置を提供することを目的としている。
［発明の構成］
（課題を解決するための手段）
本発明の一実施例である第１図に基づき説明する。
第１図に示す如〈従来の同期並入装置に対して、位相差
θ測定間隔の異なる２つ以上の例えばループ判定要素９
．１９が両方共に動作したときのみ、ループ系統と判定
し、フリップフロップ１５が出力保持するように構成し
たものである。
θ測定間隔の異なる２つ以上の例えばループ判定要素９
．１９が両方共に動作したときのみ、ループ系統と判定
し、フリップフロップ１５が出力保持するように構成し
たものである。
（作 用）
このようにすればスリップ周期の整数倍が一方のループ
判定要素の位相差θ測定間隔と等しくなっても、他方の
ループ判定要素については等しくならないので前述した
異系統並入ができないという問題は解消される。
判定要素の位相差θ測定間隔と等しくなっても、他方の
ループ判定要素については等しくならないので前述した
異系統並入ができないという問題は解消される。
（実施例）
本発明の一実施例である第１図、第２図に基づき以下説
明する。
明する。
第２図はディジタル形同期並人装置の一例である。ＰＴ
から入力された母線側電圧■８は補助ＰＴ２１を介して
フィルタＦ２２に導入され、フィルタ「２２の出力はサ
ンプルホールド回路２３に導入される。
から入力された母線側電圧■８は補助ＰＴ２１を介して
フィルタＦ２２に導入され、フィルタ「２２の出力はサ
ンプルホールド回路２３に導入される。
同様にＰＴから入力された送電線側電圧■Ｌは補助ＰＴ
２１を介してフィルタＦ２２に導入され、フィルタ「２
２の出力はサンプルホールド回路２３に導入される。２
個のサンプルホールド回路の出力はマルチプレクサ２４
に導入される。マルチプレクサ２４の出力はＡ／Ｄ変換
器２５に導入される。Ａ／Ｄ変換器２５の出力はＣＰｔ
１２６に導入される。起動指令はＩ１０バッファー３０
に導入され、Ｉ１０バッファー３０の出力もＣＰＵ２６
ニ導入すレル。ＣＰＵ２６ ハＲＯＭ２７ 及びＲＡ
Ｍ２８と接続されており、また、Ｉ１０バッファー２９
にも接続されており、投入指令出力可能な構成となでい
る。
２１を介してフィルタＦ２２に導入され、フィルタ「２
２の出力はサンプルホールド回路２３に導入される。２
個のサンプルホールド回路の出力はマルチプレクサ２４
に導入される。マルチプレクサ２４の出力はＡ／Ｄ変換
器２５に導入される。Ａ／Ｄ変換器２５の出力はＣＰｔ
１２６に導入される。起動指令はＩ１０バッファー３０
に導入され、Ｉ１０バッファー３０の出力もＣＰＵ２６
ニ導入すレル。ＣＰＵ２６ ハＲＯＭ２７ 及びＲＡ
Ｍ２８と接続されており、また、Ｉ１０バッファー２９
にも接続されており、投入指令出力可能な構成となでい
る。
次に作用を説明する。
第２図において母線側電圧ＶＢ及び系統側電圧ｖＬはそ
れぞれ補助ＰＴ２１で絶縁され、アナログフィルタ［２
２へ導入される。アナログフィルタＦ２２では折り返し
周波数誤差を発生する高調渡分のカットが行なわれる。
れぞれ補助ＰＴ２１で絶縁され、アナログフィルタ［２
２へ導入される。アナログフィルタＦ２２では折り返し
周波数誤差を発生する高調渡分のカットが行なわれる。
次にそれぞれサンプルホールド回路２３に導入され、一
定間隔毎にサンプリングされ保持される（一般に時間角
３０°がサンブリング間隔として用いられる）。マルチ
プレクサ２４はそれぞれのサンプルホールド回路から順
次データを取り込みへ／Ｄ変換器２５に導入する。Ａ／
Ｄ変換器２５では順次、導入されるアナログデータを順
次ディジタルデータに変換し出力する。該データはＣＰ
Ｏ２６を介してＲＡＭ２８にストアされる。このような
状態で起動指令カ月７０バッファー３０へ入力されると
、ＣＰＵ２６はそれを信号入力しＲＡＭ２８にストアす
る。ＣＰＵ２６はＲＯＭ２７に予め書き込まれたプログ
ラムに従い演算を行ない、投入指令出力の粂件が成立す
ると、１７０バツフアー２９を介して投入指令出力を行
なう。ＣＰＵの実行するプログラムの内容の一実施例は
第１図の如きブロック図である。
定間隔毎にサンプリングされ保持される（一般に時間角
３０°がサンブリング間隔として用いられる）。マルチ
プレクサ２４はそれぞれのサンプルホールド回路から順
次データを取り込みへ／Ｄ変換器２５に導入する。Ａ／
Ｄ変換器２５では順次、導入されるアナログデータを順
次ディジタルデータに変換し出力する。該データはＣＰ
Ｏ２６を介してＲＡＭ２８にストアされる。このような
状態で起動指令カ月７０バッファー３０へ入力されると
、ＣＰＵ２６はそれを信号入力しＲＡＭ２８にストアす
る。ＣＰＵ２６はＲＯＭ２７に予め書き込まれたプログ
ラムに従い演算を行ない、投入指令出力の粂件が成立す
ると、１７０バツフアー２９を介して投入指令出力を行
なう。ＣＰＵの実行するプログラムの内容の一実施例は
第１図の如きブロック図である。
以下、第１図に基づき説明する。第１図の中で従来の実
施例である第３図と同じ部分については〈従来の技術）
の項で説明済みであるため説明は省略する。
施例である第３図と同じ部分については〈従来の技術）
の項で説明済みであるため説明は省略する。
第１図においてループ判定要素９．１９の構成は例えば
ループ判定要素９の位相差θ測定間隔を５秒とした場合
は、ループ判定要素１９の位相差θ測定間隔を５，１秒
とする。なお、２つの位相差θ測定間隔の差５．１秒−
５，０秒＝０．１秒は系統上想定される最小スリップ周
期未満の値に選ぶものとする。こうすればスリップ周期
の整数倍が一方のループ判定要素の位相差θ測定間隔と
等しくなっても、他方のループ判定要素については等し
くならないため、両方のルーズ判定要素が同時に誤って
ルーズ判定を行なうことはない。故にループ判定要素９
及びループ判定要素１つの出力はＡＮＤロジック２０に
導入され、ＡＮＤ条件が成立したときのみ、フリップフ
ロップ１５は保持され異系統投入用インヒビットロジッ
ク１７はロックされて、異系統投入時にロックされてい
て投入できないというようなことはなくなる。
ループ判定要素９の位相差θ測定間隔を５秒とした場合
は、ループ判定要素１９の位相差θ測定間隔を５，１秒
とする。なお、２つの位相差θ測定間隔の差５．１秒−
５，０秒＝０．１秒は系統上想定される最小スリップ周
期未満の値に選ぶものとする。こうすればスリップ周期
の整数倍が一方のループ判定要素の位相差θ測定間隔と
等しくなっても、他方のループ判定要素については等し
くならないため、両方のルーズ判定要素が同時に誤って
ルーズ判定を行なうことはない。故にループ判定要素９
及びループ判定要素１つの出力はＡＮＤロジック２０に
導入され、ＡＮＤ条件が成立したときのみ、フリップフ
ロップ１５は保持され異系統投入用インヒビットロジッ
ク１７はロックされて、異系統投入時にロックされてい
て投入できないというようなことはなくなる。
前述したように同期並入装置がある条件下で実際には投
入可能な系統状態にあるにも拘らず、投入不能となるこ
とがなくなる。
入可能な系統状態にあるにも拘らず、投入不能となるこ
とがなくなる。
［発明の効果］
以上説明したように、本発明によれば同期並入装置の投
入の確実性が向上し、電力系統の運用がより一層向上す
る。
入の確実性が向上し、電力系統の運用がより一層向上す
る。
第１図は本発明によるディジタル同期並入装置の一実施
例のブロック図、第２図はディジタル形同期並人装置の
ハード構成開国、第３図は従来の同期並入装置のブロッ
ク開国、第４図は同期並入装置の系統適用例図、第５図
は異系統の系統例、第６図はルーズ系統の系統例、第７
図はスリップ周期の整数倍が５秒となる例である。 ９．１９・・・ループ系統判定要素 １５・・・フリップフロッグ
例のブロック図、第２図はディジタル形同期並人装置の
ハード構成開国、第３図は従来の同期並入装置のブロッ
ク開国、第４図は同期並入装置の系統適用例図、第５図
は異系統の系統例、第６図はルーズ系統の系統例、第７
図はスリップ周期の整数倍が５秒となる例である。 ９．１９・・・ループ系統判定要素 １５・・・フリップフロッグ
Claims (2)
- （１）２つの電力系統を同期並入するために各系統の電
圧を入力し、それらの各位相差、周波数差及び電圧値範
囲を検定して投入指令を導出するディジタル同期並入装
置において、各電力系統の電圧の位相差θの変化を異な
る時間間隔ｔ＿１、ｔ＿２で測定する位相差変化検出要
素を少なくとも備え、前記時間間隔差｜ｔ＿１−ｔ＿２
｜が電力系統上で想定される前記２つの電力系統の最小
のスリップ周期未満であることを特徴とするディジタル
同期並入装置。 - （２）２つの電力系統を同期並入するために各系統の電
圧を入力し、それらの各位相差、周波数差及び電圧値範
囲を検定して投入指令を導出するディジタル同期並入装
置において、各電力系統の電圧の位相差θの変化を異な
る時間間隔ｔ＿１、ｔ＿２で測定する位相差変化検出要
素を少なくとも備え、前記時間間隔差｜ｔ＿１−ｔ＿２
｜の自然数倍がｔ＿１あるいはｔ＿２とならないよう設
定することを特徴とするディジタル同期並入装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27596589A JP2644347B2 (ja) | 1989-10-25 | 1989-10-25 | ディジタル同期並入装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27596589A JP2644347B2 (ja) | 1989-10-25 | 1989-10-25 | ディジタル同期並入装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03139125A true JPH03139125A (ja) | 1991-06-13 |
| JP2644347B2 JP2644347B2 (ja) | 1997-08-25 |
Family
ID=17562887
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27596589A Expired - Lifetime JP2644347B2 (ja) | 1989-10-25 | 1989-10-25 | ディジタル同期並入装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2644347B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019530394A (ja) * | 2016-08-18 | 2019-10-17 | ゼネラル エレクトリック テクノロジー ゲゼルシャフト ミット ベシュレンクテル ハフツングＧｅｎｅｒａｌ Ｅｌｅｃｔｒｉｃ Ｔｅｃｈｎｏｌｏｇｙ ＧｍｂＨ | 電力グリッドシステム用強化単独系統管理アプリケーション |
| US11181166B2 (en) | 2018-11-30 | 2021-11-23 | Toyota Jidosha Kabushiki Kaisha | Crank cap assembly |
-
1989
- 1989-10-25 JP JP27596589A patent/JP2644347B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019530394A (ja) * | 2016-08-18 | 2019-10-17 | ゼネラル エレクトリック テクノロジー ゲゼルシャフト ミット ベシュレンクテル ハフツングＧｅｎｅｒａｌ Ｅｌｅｃｔｒｉｃ Ｔｅｃｈｎｏｌｏｇｙ ＧｍｂＨ | 電力グリッドシステム用強化単独系統管理アプリケーション |
| US11181166B2 (en) | 2018-11-30 | 2021-11-23 | Toyota Jidosha Kabushiki Kaisha | Crank cap assembly |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2644347B2 (ja) | 1997-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02212941A (ja) | モジュラ冗長故障許容コンピュータシステムにおいて信号を同期するための方法及び回路 | |
| US5418825A (en) | Time-domain boundary bridge method and apparatus | |
| JP2644347B2 (ja) | ディジタル同期並入装置 | |
| JPH03127526A (ja) | 同期化装置 | |
| CN110504968A (zh) | 一种双异步信号采样计数装置与方法 | |
| JPH0370434A (ja) | ディジタル同期並入装置 | |
| JPH03135333A (ja) | ディジタル同期並入装置 | |
| JP2571007B2 (ja) | バイポーラ信号切換器 | |
| JP2023005569A (ja) | データ入出力装置及びデータ入出力方法 | |
| JPH0282812A (ja) | クロック切換方式 | |
| JPH03218113A (ja) | クロック信号切替回路 | |
| JP3930641B2 (ja) | 現用系・予備系切替方法および切替装置 | |
| JP2620170B2 (ja) | 信号断検出回路 | |
| JP3036223B2 (ja) | クロック乗換回路 | |
| JPH01149517A (ja) | クロック位相差検出方式 | |
| JPH03245736A (ja) | ディジタル形同期並入装置 | |
| JP2874632B2 (ja) | クロック切替回路 | |
| JPH01252085A (ja) | 文字放送データ抜取り装置 | |
| JPS61501661A (ja) | 並列同期動作 | |
| JP2606665Y2 (ja) | 電子回路 | |
| KR20020027034A (ko) | 모니터의 영상신호 처리장치 및 방법 | |
| JPS61110253A (ja) | 同期化回路 | |
| JPH04169957A (ja) | マイクロプロセッサ | |
| JPS597973B2 (ja) | デ−タ処理装置 | |
| JPH0399540A (ja) | 同期用クロック回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090502 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090502 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100502 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100502 Year of fee payment: 13 |