JPH03219641A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH03219641A JPH03219641A JP2015252A JP1525290A JPH03219641A JP H03219641 A JPH03219641 A JP H03219641A JP 2015252 A JP2015252 A JP 2015252A JP 1525290 A JP1525290 A JP 1525290A JP H03219641 A JPH03219641 A JP H03219641A
- Authority
- JP
- Japan
- Prior art keywords
- sbd
- region
- electrode
- collector
- element formation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
ショットキバリアダイオード（５８口）付バイポーラト
ランジスタを有する半導体装置に関し８ＩＩ Ｌ １１
の出力電圧■。、がコレクタ直列抵抗ｒｓｃの影響を受
けない構造のＳＢＤ付バイポーラトランジスタを提供す
ることを目的とし 半導体基板の素子形成領域に形成されたバイポーラトラ
ンジスタと１分１Ｎ！Ｉ領域を隔てて前記素子形成領域
とは別個の素子形成領域に形成されたショットキバリア
ダイオードと、該ショットキバリアダイオードのカソー
ドが該バイポーラトランジスタのコレクタに接続する配
線と、該ショットキバリアダイオードのアノードが該バ
イポーラトランジスタのベースに接続する配線とを有す
るように構成する。
ランジスタを有する半導体装置に関し８ＩＩ Ｌ １１
の出力電圧■。、がコレクタ直列抵抗ｒｓｃの影響を受
けない構造のＳＢＤ付バイポーラトランジスタを提供す
ることを目的とし 半導体基板の素子形成領域に形成されたバイポーラトラ
ンジスタと１分１Ｎ！Ｉ領域を隔てて前記素子形成領域
とは別個の素子形成領域に形成されたショットキバリア
ダイオードと、該ショットキバリアダイオードのカソー
ドが該バイポーラトランジスタのコレクタに接続する配
線と、該ショットキバリアダイオードのアノードが該バ
イポーラトランジスタのベースに接続する配線とを有す
るように構成する。
本発明はＳＢＤ付バイポーラトランジスタを有する半導
体装置に関する。
体装置に関する。
ＳＢＤ付バイポーラトランジスタは周知のように５８口
をバイポーラトランジスタのコレクタ／へ一ス間に挿入
して、トランジスタのスイッチング動作の際にベース領
域に蓄積したキャリアをＳＯＤを通して逃がすようにし
てスイッチング速度を向上するようにしたもので、 Ｔ
ＴＬ集積回路等に広く利用されている。
をバイポーラトランジスタのコレクタ／へ一ス間に挿入
して、トランジスタのスイッチング動作の際にベース領
域に蓄積したキャリアをＳＯＤを通して逃がすようにし
てスイッチング速度を向上するようにしたもので、 Ｔ
ＴＬ集積回路等に広く利用されている。
第３図（１）、 （２）は従来例によるＳＢＤ付バイポ
ーラトランジスタの断面図と平面図である。
ーラトランジスタの断面図と平面図である。
図において、ｐ型珪素（ｐ−９ｉ）基板１の表面にｎ型
の埋込層２が形成され、その上にｎ型珪素（ｎ−Ｓｔ）
エビ層３が成長されている。
の埋込層２が形成され、その上にｎ型珪素（ｎ−Ｓｔ）
エビ層３が成長されている。
ｐ型不純物を拡散して素子形成領域の周囲に分離領域７
が形成され、素子形成領域内のｎ−５ｉ工ピ層３がコレ
クタ領域となる。
が形成され、素子形成領域内のｎ−５ｉ工ピ層３がコレ
クタ領域となる。
コレクタ領域内にｐ型のベース領域４が、ベース領域４
内にｎ型のエミッタ領域５が形成され。
内にｎ型のエミッタ領域５が形成され。
又コレクタ領域内に埋込層２に届くようにｎ型のコレク
タコンタクト層６が形成されている。
タコンタクト層６が形成されている。
基板全面を覆った絶縁膜８のエミッタ領域５゜ベース領
域４．コレクタコンタクト層６上を開口し、順次エミッ
タ電極９．ベース電極１０．コレクタ電極１１が形成さ
れている。
域４．コレクタコンタクト層６上を開口し、順次エミッ
タ電極９．ベース電極１０．コレクタ電極１１が形成さ
れている。
ベース電極１０はベース領域４とコレクタ領域３の両方
に跨がって形成され、ベース電極１０／コレクタ領域３
間でＳＢＤが形成される。
に跨がって形成され、ベース電極１０／コレクタ領域３
間でＳＢＤが形成される。
このように、従来は同一素子形成領域内に１つの素子と
してｎｐｎ ）ランジスタのベース窓とＳＢＤのアノ
ード側の窓を共通に開けていた。
してｎｐｎ ）ランジスタのベース窓とＳＢＤのアノ
ード側の窓を共通に開けていた。
従来例の問題点を次の等価回路を用いて説明する。
第４図は従来例の等価回路である。
この場合Ａ点の電位ｖＡは、ベース／エミッタ間の電圧
をＶ、、、 ＳＢＤの順方向電圧を■、コレクタ直列抵
抗をｒ８９．“Ｌ １１の出力電流をＩ。Ｌとすれば。
をＶ、、、 ＳＢＤの順方向電圧を■、コレクタ直列抵
抗をｒ８９．“Ｌ １１の出力電流をＩ。Ｌとすれば。
Ｖａ ”Ｖｍｉ Ｖｒ＋ｒｓｃ’ ｌｏｔとなり、Ｖ
ａ（“Ｌ”の出力電圧ＶＯＬに相当）はｒｓｃＯ値に大
きく影響される。
ａ（“Ｌ”の出力電圧ＶＯＬに相当）はｒｓｃＯ値に大
きく影響される。
実際上・出力トランジスタでは＋ＩＯＬ値が太き（ｒｓ
ｃ’ｌｏｔ値が無視できなくなるため、ｒ３．を小さく
設計する必要があるが、これを０にすることは構造上不
可能である。
ｃ’ｌｏｔ値が無視できなくなるため、ｒ３．を小さく
設計する必要があるが、これを０にすることは構造上不
可能である。
本発明は“Ｌ １１の出力電圧ＶＯＬがコレクタ直列抵
抗ｒｓｃの影響を受けない構造のＳＢＤ付）くイボーラ
トランジスタを提供することを目的とする。
抗ｒｓｃの影響を受けない構造のＳＢＤ付）くイボーラ
トランジスタを提供することを目的とする。
上記課題の解決は、半導体基板の素子形成領域に形成さ
れたバイポーラトランジスタと１分離領域を隔てて前記
素子形成領域とは別個の素子形成領域に形成されたショ
ットキバリアダイオードと。
れたバイポーラトランジスタと１分離領域を隔てて前記
素子形成領域とは別個の素子形成領域に形成されたショ
ットキバリアダイオードと。
該ショットキバリアダイオードのカソードが該ノマイボ
ーラトランジスタのコレクタに接続する配線と、該ショ
ットキバリアダイオードのアノードが該バイポーラトラ
ンジスタのベースに接続する配線とを有する半導体装置
により達成される。
ーラトランジスタのコレクタに接続する配線と、該ショ
ットキバリアダイオードのアノードが該バイポーラトラ
ンジスタのベースに接続する配線とを有する半導体装置
により達成される。
本発明はｎｐｎ ）ランジスタとＳＢＤを別個の素子形
成領域に形成することにより、 ＳＢＤのカソードをコ
レクタ直列抵抗ｒｓｃの外側に接続することになり、従
って、“Ｌ ＩＩの出力電圧Ｖ。Ｌは。
成領域に形成することにより、 ＳＢＤのカソードをコ
レクタ直列抵抗ｒｓｃの外側に接続することになり、従
って、“Ｌ ＩＩの出力電圧Ｖ。Ｌは。
ＶＯＬ＝ＶＡ ＝ＶＩ ＶＦ
となり（第２図参照）、この結果を利用してＬ”の出力
電圧Ｖ。Ｌがコレクタ直列抵抗ｒｓｃの影響を受けない
ようにしたものである。
電圧Ｖ。Ｌがコレクタ直列抵抗ｒｓｃの影響を受けない
ようにしたものである。
第１図（１）、 （２）は本発明の一実施例によるＳＢ
Ｄ付バイポーラトランジスタの断面図および平面図であ
る。
Ｄ付バイポーラトランジスタの断面図および平面図であ
る。
図において、 ｐ−３ｉ基板１の表面にｎ型の埋込層２
が形成され、その上にｎ−３ｉエビＮ３が成長されてい
る。
が形成され、その上にｎ−３ｉエビＮ３が成長されてい
る。
ｐ型不純物を拡散して素子形成領域の周囲に分離領域７
が形成され、素子形成領域内のｎ−３ｔ工ピ層３がコレ
クタ領域となる。
が形成され、素子形成領域内のｎ−３ｔ工ピ層３がコレ
クタ領域となる。
コレクタ領域内にｐ型のベースＳＭ域４が、ベース領域
４内にｎ型のエミッタ領域５が形成され。
４内にｎ型のエミッタ領域５が形成され。
又コレクタ領域内に埋込層２に届くようにｎ型のコレク
タコンタクト層６が形成されている。
タコンタクト層６が形成されている。
基板全面を覆った絶縁膜８のエミッタ領域５゜ベース領
域４．コレクタコンタクト層６上を開口し、順次エミッ
タ電極９．ベース電極１０．コレクタ電極１１が形成さ
れている。
域４．コレクタコンタクト層６上を開口し、順次エミッ
タ電極９．ベース電極１０．コレクタ電極１１が形成さ
れている。
ＳＢＤは上記のトランジスタとは分離領域７で分離され
た別の素子形成領域内に形成され、埋込層１２に接続す
るカソードコンタクト７１１３上にカソード電極１４が
形成され、 ｎ−３ｉ工ピ層３上にアノード電極１５が
形成されている。
た別の素子形成領域内に形成され、埋込層１２に接続す
るカソードコンタクト７１１３上にカソード電極１４が
形成され、 ｎ−３ｉ工ピ層３上にアノード電極１５が
形成されている。
基板上の配線により、カソード電極１４はコレクタ電極
１１に、アノード電極１５はベース電極１０にそれぞれ
接続される。
１１に、アノード電極１５はベース電極１０にそれぞれ
接続される。
第２図は実施例の等価回路である。
この場合Ａ点の電位■。は、ベース／エミッタ間の電圧
をＶ、、、 ５ＢＤＯ順方向電圧を■２とすれば。
をＶ、、、 ５ＢＤＯ順方向電圧を■２とすれば。
ＶＡ ＝Ｖ。−ｖＦ
となり、ｖＡ（’“Ｌ １１の出力電圧■。Ｌに相当）
はｒｓｃＯ値に無関係に制御できることができる。
はｒｓｃＯ値に無関係に制御できることができる。
又１ｒｌｃＯ値を無視できるので、パターン設計の自由
度が大きくなる。
度が大きくなる。
次に、実施例の効果の一例を第５図に示す。
図は■。、のＩ。Ｌ依存が実施例と従来例について示さ
れている。
れている。
ここで＋ ＶＩＥ＋ ｖＦは電流依存があるが。
Ｖｓｉ＝ ０．８ Ｖ。
ＶＦ ＝ ０．５ Ｖ。
ｒｓｃ＝３Ω
とした。
実施例では従来例のように■。Ｌの増加にともなう■。
、の増加は見られない。
〔発明の効果］
以上説明したように本発明によれば ＩＩ Ｌ １１の
出力電圧■。、がコレクタ直列抵抗ｒｓｃの影響を受け
ない構造のＳＢＤ付バイポーラトランジスタが得られた
。
出力電圧■。、がコレクタ直列抵抗ｒｓｃの影響を受け
ない構造のＳＢＤ付バイポーラトランジスタが得られた
。
第１図（１１，（２）は本発明の一実施例によるＳＢＤ
付バイポーラトランジスタの断面図と平面図。 第２図は実施例の等価回路。 第３図（１）、 （２）は従来例によるＳＢＤ付バイポ
ーラトランジスタの断面図と平面図。 第４図は従来例の等価回路。 第５図は実施例の効果の一例を示す図である。 図において ｌはｐ−５ｉ基板。 ２は埋込層 ３はｎ−Ｓｉエビ層 ４はベース領域。 ５はエミッタ領域。 ６はコレクタコンタクト層。 ７は分離領域。 ８は絶縁膜。 ９はエミッタ電極。 １０はベース電極。 １１はコレクタ電極 １２はＳＢＤ用埋込層 １３はカソードコンタクト層。 １４はカソード電極。 １５はアノード電極 （１）断面図 配櫟 （２）平面図 に浄例の図 第１図 従来例の図 第３図 促来併）の耳イ氏回胎 第４図 突売例の等価回路 第２図 実鞭例の効果を説明１３図 Ｍ５図
付バイポーラトランジスタの断面図と平面図。 第２図は実施例の等価回路。 第３図（１）、 （２）は従来例によるＳＢＤ付バイポ
ーラトランジスタの断面図と平面図。 第４図は従来例の等価回路。 第５図は実施例の効果の一例を示す図である。 図において ｌはｐ−５ｉ基板。 ２は埋込層 ３はｎ−Ｓｉエビ層 ４はベース領域。 ５はエミッタ領域。 ６はコレクタコンタクト層。 ７は分離領域。 ８は絶縁膜。 ９はエミッタ電極。 １０はベース電極。 １１はコレクタ電極 １２はＳＢＤ用埋込層 １３はカソードコンタクト層。 １４はカソード電極。 １５はアノード電極 （１）断面図 配櫟 （２）平面図 に浄例の図 第１図 従来例の図 第３図 促来併）の耳イ氏回胎 第４図 突売例の等価回路 第２図 実鞭例の効果を説明１３図 Ｍ５図
Claims (1)
- 【特許請求の範囲】 半導体基板の素子形成領域に形成されたバイポーラトラ
ンジスタと、 分離領域を隔てて前記素子形成領域とは別個の素子形成
領域に形成されたショットキバリアダイオードと、 該ショットキバリアダイオードのカソードが該バイポー
ラトランジスタのコレクタに接続する配線と、 該ショットキバリアダイオードのアノードが該バイポー
ラトランジスタのベースに接続する配線とを有すること
を特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015252A JPH03219641A (ja) | 1990-01-25 | 1990-01-25 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015252A JPH03219641A (ja) | 1990-01-25 | 1990-01-25 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03219641A true JPH03219641A (ja) | 1991-09-27 |
Family
ID=11883665
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015252A Pending JPH03219641A (ja) | 1990-01-25 | 1990-01-25 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03219641A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10284741A (ja) * | 1997-03-31 | 1998-10-23 | Toko Inc | ダイオード装置 |
-
1990
- 1990-01-25 JP JP2015252A patent/JPH03219641A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10284741A (ja) * | 1997-03-31 | 1998-10-23 | Toko Inc | ダイオード装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100208632B1 (ko) | 반도체 집적 회로 및 그 제조 방법 | |
| JP2000183341A (ja) | 半導体装置とそれを用いた半導体回路 | |
| US5557139A (en) | Buried base vertical bipolar power transistor with improved current gain and operation area | |
| JPH025532A (ja) | ｐｎｐ型の縦型孤立コレクタトランジスタ | |
| KR920003012B1 (ko) | 쌍방향 제어정류 반도체장치 | |
| DK157468B (da) | Diode til monolitisk integreret kreds | |
| JPH03219641A (ja) | 半導体装置 | |
| JP2627330B2 (ja) | 電圧降下制御ダイオード | |
| JPH11121768A (ja) | 半導体集積回路 | |
| JPS61150383A (ja) | 半導体装置 | |
| JPS62104068A (ja) | 半導体集積回路装置 | |
| JP2005026392A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH1065112A (ja) | 誘導ドライバ回路とその方法 | |
| KR0145119B1 (ko) | 다링톤 접속 반도체소자 및 그의 제조방법 | |
| JPH0440273Y2 (ja) | ||
| JPS601843A (ja) | 半導体集積回路 | |
| JPH02154464A (ja) | ショットキーバリアダイオード | |
| JPH0474478A (ja) | ダイオード | |
| JPS6377144A (ja) | 半導体集積回路 | |
| JPS6045051A (ja) | 半導体集積回路 | |
| JPH0534831B2 (ja) | ||
| JPS6194378A (ja) | 半導体装置 | |
| JPS6116569A (ja) | 半導体集積回路装置 | |
| JPH02137334A (ja) | 集積回路装置組込用バイポーラトランジスタ | |
| JPS5936428B2 (ja) | 半導体集積回路 |