JPH03220932A - 主信号に制御情報を付加した伝送方式 - Google Patents
主信号に制御情報を付加した伝送方式Info
- Publication number
- JPH03220932A JPH03220932A JP1707690A JP1707690A JPH03220932A JP H03220932 A JPH03220932 A JP H03220932A JP 1707690 A JP1707690 A JP 1707690A JP 1707690 A JP1707690 A JP 1707690A JP H03220932 A JPH03220932 A JP H03220932A
- Authority
- JP
- Japan
- Prior art keywords
- main signal
- frame
- signal
- unit
- connection information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の概要〕
主信号に制御情報を付加した伝送方式特にユニ７）間接
枝情報の伝送方式に関し、 信号線数の節減、誤動作回避などを目的とし、ユニット
間で伝送する、フレーム構成の多重化した主信号に、ユ
ニット間接続情報を該当フレームのデータ部以外の部分
に挿入して伝送するよう構成する。
枝情報の伝送方式に関し、 信号線数の節減、誤動作回避などを目的とし、ユニット
間で伝送する、フレーム構成の多重化した主信号に、ユ
ニット間接続情報を該当フレームのデータ部以外の部分
に挿入して伝送するよう構成する。
本発明は、主信号に制御情報を付加した伝送方式特にユ
ニット間接続情報の伝送方式に関する。
ニット間接続情報の伝送方式に関する。
一般に通信装置の規模が大きくなるにつれて、１パンケ
ージ構成から１ユニツト構成、ｌユニット構成を超えて
複数ユニット構成と、ハード規模が増大してくる。複数
ユニット構成では、複数のＩ１０端子のどれにどのユニ
ットが接続されているかが重要になる。本発明はこの接
続情報の伝送方式に係るものである。
ージ構成から１ユニツト構成、ｌユニット構成を超えて
複数ユニット構成と、ハード規模が増大してくる。複数
ユニット構成では、複数のＩ１０端子のどれにどのユニ
ットが接続されているかが重要になる。本発明はこの接
続情報の伝送方式に係るものである。
通信装置では、外部から人力された信号（主信号という
）をあるユニットで処理し、他のユニットに分配し、外
部へ出力する、構成のものが多数存在する。第８図はか
鷲る装置の一例を示し、ｌＯは共通部ユニット、１１．
１２はインタフェース（ＩＦ）ユニットである。
）をあるユニットで処理し、他のユニットに分配し、外
部へ出力する、構成のものが多数存在する。第８図はか
鷲る装置の一例を示し、ｌＯは共通部ユニット、１１．
１２はインタフェース（ＩＦ）ユニットである。
ユニットとユニットとの間をケーブルで接続して必要な
情報を受は渡すが、システムが大きくなるにつれてユニ
ット間接続ケーブルが多数になり、それらを正しく接続
する必要がある。
情報を受は渡すが、システムが大きくなるにつれてユニ
ット間接続ケーブルが多数になり、それらを正しく接続
する必要がある。
端子にアドレスが付しである方式では、作業者がケーブ
ルを該当端子に接続し、正しく接続されたか否かを測定
器を用い信号を通して確認する。
ルを該当端子に接続し、正しく接続されたか否かを測定
器を用い信号を通して確認する。
この方式はいわば固定式で、ケーブルとその接続端子は
ｌ対ｌに対応している。これに対して浮動式のものもあ
り、この場合はケーブルをどの端子に接続してもよく、
接続後に、どのユニットの接続ケーブルはどの端子に接
続されたかを装置が認識し、以後その接続関係で処理す
る。接続ケーブルが多数ある場合、固定式では端子また
はケーブルの接続相手を探すのに手間どるが、浮動式で
は手当り次第に接続すればよいから作業が容易、迅速で
ある。
ｌ対ｌに対応している。これに対して浮動式のものもあ
り、この場合はケーブルをどの端子に接続してもよく、
接続後に、どのユニットの接続ケーブルはどの端子に接
続されたかを装置が認識し、以後その接続関係で処理す
る。接続ケーブルが多数ある場合、固定式では端子また
はケーブルの接続相手を探すのに手間どるが、浮動式で
は手当り次第に接続すればよいから作業が容易、迅速で
ある。
第９図は浮動式の例で、共通部ユニット１０の端子ＴＩ
にユニッ）１１の接続ケーブルＣ５が接続され、同端子
Ｔ３にユニット１２の接続ケーブルＣ２が接続され、か
＼る状態でユニット１３を増設することになったのでそ
の接続ケーブルＣ３を端子Ｔ２に接続した状態を示す。
にユニッ）１１の接続ケーブルＣ５が接続され、同端子
Ｔ３にユニット１２の接続ケーブルＣ２が接続され、か
＼る状態でユニット１３を増設することになったのでそ
の接続ケーブルＣ３を端子Ｔ２に接続した状態を示す。
この接続関係を知るには、例えば共通部ユニット１０か
ら、端子ＴＩ＋Ｔｚ、・・・・・・のアドレスをユニッ
ト１１，１２゜・・・・・・へ通知し、処理部３０がそ
れを各ユニットから取込み、共通部ユニットＩＯの処理
部１０ａに通知する、という方法をとる。処理部１０ａ
はこれを記憶し、端子ＴＩの信号は出力光（コネクタ）
３１へ、端子Ｔ２の信号は出力光３３へ ・・・・・・
（か＼る対応が正しいとして）出力させる。
ら、端子ＴＩ＋Ｔｚ、・・・・・・のアドレスをユニッ
ト１１，１２゜・・・・・・へ通知し、処理部３０がそ
れを各ユニットから取込み、共通部ユニットＩＯの処理
部１０ａに通知する、という方法をとる。処理部１０ａ
はこれを記憶し、端子ＴＩの信号は出力光（コネクタ）
３１へ、端子Ｔ２の信号は出力光３３へ ・・・・・・
（か＼る対応が正しいとして）出力させる。
この端子アドレスを通知するのに、従来方式では第１０
図のようにしている。即ち接続ケーブル内に複数の信号
線を入れ、主信号用以外の信号線を利用してこれらをア
ドレス用とする。本例ではケーブル内の４本の信号線を
アドレス用とし、１０００などのアドレスを伝送する。
図のようにしている。即ち接続ケーブル内に複数の信号
線を入れ、主信号用以外の信号線を利用してこれらをア
ドレス用とする。本例ではケーブル内の４本の信号線を
アドレス用とし、１０００などのアドレスを伝送する。
アドレスのビットＩはＨ（ハイ）レヘル、ビットＯはＬ
（ロー）レヘルとすれば、送信側ではビット１の線は電
源へプルアップ、ビットＯの線は接地、などとする。
（ロー）レヘルとすれば、送信側ではビット１の線は電
源へプルアップ、ビットＯの線は接地、などとする。
受信側ではこのＨ，Ｌレヘルを検出しで、アドレスを知
る。
る。
しかしこの複数本の信号線でアドレスを伝送する方式で
は、ユニット数従って接続ケーブル数が大になるにつれ
て、アドレスのビット数が多くなり、所要信号線数が多
くなる。即ちユニットが２′個のとき信号線はｎ本必要
となる（アドレス０は未接続とする）。また主信号が多
重信号のとき等は、同しケーブル内に多重信号とアドレ
ス用の直流信号が？昆存するので、多重信号の漏話がア
ドレス直流信号に影響し、誤動作の可能性がある。
は、ユニット数従って接続ケーブル数が大になるにつれ
て、アドレスのビット数が多くなり、所要信号線数が多
くなる。即ちユニットが２′個のとき信号線はｎ本必要
となる（アドレス０は未接続とする）。また主信号が多
重信号のとき等は、同しケーブル内に多重信号とアドレ
ス用の直流信号が？昆存するので、多重信号の漏話がア
ドレス直流信号に影響し、誤動作の可能性がある。
本発明はか＼る点を改善し、信号線数の節減、誤動作回
避などを目的とするものである。
避などを目的とするものである。
第１図に示すように本発明では主信号にユニット接続情
報を多重化して伝送する。４１がその多重回路、４３が
分離回路である。
報を多重化して伝送する。４１がその多重回路、４３が
分離回路である。
主信号はフレーム構成をとって多重化されており、ＦＰ
はそのフレームパルスである。システム内には共通のク
ロックＣＬＫが分配され、このクロックの所定数で１フ
レームが構成され、各ユニットは割当てられたフレーム
を利用して主信号を伝送する。ユニット接続情報（アド
レス）は、当該ユニットに割当てられたフレームのデー
タ部以外の部分に挿入して伝送する。４２はアドレス（
接１ 情報）をクロックＣＬＫとフレームパルスＦＰに
より所定タイミングで送出する回路（並直列変換回路）
、４４は送られてきたアドレスを取出す回路（直並列変
換回路）である。
はそのフレームパルスである。システム内には共通のク
ロックＣＬＫが分配され、このクロックの所定数で１フ
レームが構成され、各ユニットは割当てられたフレーム
を利用して主信号を伝送する。ユニット接続情報（アド
レス）は、当該ユニットに割当てられたフレームのデー
タ部以外の部分に挿入して伝送する。４２はアドレス（
接１ 情報）をクロックＣＬＫとフレームパルスＦＰに
より所定タイミングで送出する回路（並直列変換回路）
、４４は送られてきたアドレスを取出す回路（直並列変
換回路）である。
この構成では、接続情報を主信号と同し信号線で伝送さ
れるから、ユニット間接続ケーブルＣは原理的には１本
の信号線ですむ。また接続情報は主信号（データ）とは
時間的に離れているので、主信号の影響を受けず、誤動
作の恐れがない。
れるから、ユニット間接続ケーブルＣは原理的には１本
の信号線ですむ。また接続情報は主信号（データ）とは
時間的に離れているので、主信号の影響を受けず、誤動
作の恐れがない。
従来の方式ではアドレスを分配するのにｎ本の信号線が
必要になり、また信号の漏話の問題があった。伝送装置
ではシステム内に共通のクロックが分配されており、主
信号はこのクロックＣＬＫに同期され、処理されている
。また主信号は多重され、あるブロック毎にｌっのフレ
ームを構成し、フレームの先頭にはフレームパルスが存
在する。
必要になり、また信号の漏話の問題があった。伝送装置
ではシステム内に共通のクロックが分配されており、主
信号はこのクロックＣＬＫに同期され、処理されている
。また主信号は多重され、あるブロック毎にｌっのフレ
ームを構成し、フレームの先頭にはフレームパルスが存
在する。
この状態を第２図に示す。このクロックＣＬＫとフレー
ムパルスＦＰを使用して、アドレス情報を多重して伝送
すれば、１本の信号線で伝送可能であり、クロックに同
期しているから主信号の影響もなくなる。また一般にフ
レームを構成した場合、第３図に示すように、主信号（
データ）以外の付与（制御）情報もフレームに含ませる
。従ってこの付与情報の一部をアドレス（接続情報）−
とすれば、実施も容易であり、変更も容易である。
ムパルスＦＰを使用して、アドレス情報を多重して伝送
すれば、１本の信号線で伝送可能であり、クロックに同
期しているから主信号の影響もなくなる。また一般にフ
レームを構成した場合、第３図に示すように、主信号（
データ）以外の付与（制御）情報もフレームに含ませる
。従ってこの付与情報の一部をアドレス（接続情報）−
とすれば、実施も容易であり、変更も容易である。
第４図に本発明の実施例を示す。本例ではフレームの先
頭から８ビツトをアドレス用にし、２５５個のアドレス
を定義可能にした。
頭から８ビツトをアドレス用にし、２５５個のアドレス
を定義可能にした。
アドレス分の８ビツトは、主信号を多重処理する場合に
予め空きビット（０ビツト）としておくと、第１図の多
重回路４１はオアゲートでよい。
予め空きビット（０ビツト）としておくと、第１図の多
重回路４１はオアゲートでよい。
多重回路４２は８ビツトアドレスＡ０〜Ａ７をＦＰから
８クロック間出力する、パラレルロード、シリアル出力
のシフトレジスタでよい。
８クロック間出力する、パラレルロード、シリアル出力
のシフトレジスタでよい。
受信側の分離回路４３はＦＰから８ビツトを分離回路４
４へ出力し、後続ビットから次のＦＰＯ前までのビット
を主信号として出力する分離回路であ、す、回路４４は
回路４３からの８ビツトをシリアル入力し、８ビット同
時にアドレスとして並列出力するシフトレジスタでよい
。
４へ出力し、後続ビットから次のＦＰＯ前までのビット
を主信号として出力する分離回路であ、す、回路４４は
回路４３からの８ビツトをシリアル入力し、８ビット同
時にアドレスとして並列出力するシフトレジスタでよい
。
第５図は主信号用の信号線とアドレス用の信号線を別に
した例である。ｎビットアドレスでもシリアル伝送する
ので信号線は１本でよい。この場合も、ｎビットアドレ
スの伝送期間中は主信号は空きビットにしておけば、漏
話による障害はない。
した例である。ｎビットアドレスでもシリアル伝送する
ので信号線は１本でよい。この場合も、ｎビットアドレ
スの伝送期間中は主信号は空きビットにしておけば、漏
話による障害はない。
多重化信号の伝送では、システム内ではピントレートを
上げて余分のビットが含まれるようにし、この余分のビ
ットを制御／監視用に用いることが行なわれる。例えば
この余分のビットに特定パターンを入れておくと、該特
定パターンが検出される／されないで、伝送線の正常／
異常を監視することができる。ユニットの種類や数など
もこの余分のビットで伝送する。アドレス用にはこの余
分のヒントを用いるのがよい。
上げて余分のビットが含まれるようにし、この余分のビ
ットを制御／監視用に用いることが行なわれる。例えば
この余分のビットに特定パターンを入れておくと、該特
定パターンが検出される／されないで、伝送線の正常／
異常を監視することができる。ユニットの種類や数など
もこの余分のビットで伝送する。アドレス用にはこの余
分のヒントを用いるのがよい。
ユニット間の信号線は第６図に示すようにユニ・ノドｌ
ｌからユニットＩＯへの信号線１１と、ユニットＩＯか
らユニソ）１１への信号線２□０２本があり、更に２重
化して信頼度を高めたものでは４本になる。アドレスの
送信は共通ユニット１０からとし、これを各ユニットで
受信し、処理部３０がこれを収集して共通ユニット■０
に知らせるのが適当である。
ｌからユニットＩＯへの信号線１１と、ユニットＩＯか
らユニソ）１１への信号線２□０２本があり、更に２重
化して信頼度を高めたものでは４本になる。アドレスの
送信は共通ユニット１０からとし、これを各ユニットで
受信し、処理部３０がこれを収集して共通ユニット■０
に知らせるのが適当である。
高速デジタル専用線では第７図に示すように、ユーザか
らの信号をＩＦユニット１１で受け、ＴＳｌユニ７）１
３でその送り先を選択し、ＩＦユニット１２を通して送
出する、という処理を行なう部分がある。このユニッｌ
−１１，１３，１２間の接続に前述の浮動式が採用され
る。この接続でも第６図で説明した４来信号線方式をと
り、４本対の信号線はどの端子（端子群）へ接続しても
よいが、該４本それ自体は決められた通りに接続しなけ
ればならない。この第７図の装置で前述の余分ナヒノト
への特定パターンおよびアドレスビットの挿入を行なう
。
らの信号をＩＦユニット１１で受け、ＴＳｌユニ７）１
３でその送り先を選択し、ＩＦユニット１２を通して送
出する、という処理を行なう部分がある。このユニッｌ
−１１，１３，１２間の接続に前述の浮動式が採用され
る。この接続でも第６図で説明した４来信号線方式をと
り、４本対の信号線はどの端子（端子群）へ接続しても
よいが、該４本それ自体は決められた通りに接続しなけ
ればならない。この第７図の装置で前述の余分ナヒノト
への特定パターンおよびアドレスビットの挿入を行なう
。
〔発明の効果］
以上説明したように本発明では、従来のようにユニット
を識別するための情報を別線で伝送する必要がなく、ま
た主信号と直流信号を同しケーブル内の信号線で伝送す
ることによる線間の漏話の問題などがなく、アドレスを
主信号の多重フォーマット内の空きピントに多重するの
で同相のクロックを使用して１本で伝送できる利点を有
する。
を識別するための情報を別線で伝送する必要がなく、ま
た主信号と直流信号を同しケーブル内の信号線で伝送す
ることによる線間の漏話の問題などがなく、アドレスを
主信号の多重フォーマット内の空きピントに多重するの
で同相のクロックを使用して１本で伝送できる利点を有
する。
第１図は本発明の原理図、
第２図はフレーム構成の主信号の説明図、第３図は１フ
レームの構成の説明図、 第４図は本発明の詳細な説明図、 第５図はアドレスを別線伝送する例の説明図、第６図は
ユニット間信号線の説明図、 第７図は本発明の適用対象の説明図、 第８図は複数ユニット構成の説明図、 第９図は従来のユニット間接続の説明図、第１０図は従
来のアドレス伝送方式の説明図である。 第１図で１０．１１はユニット、Ｃはこれらを接続する
ケーブル、４１は主信号とアドレスの多重回路、４３は
同分離回路である。 出 願人 富士通株式会社
レームの構成の説明図、 第４図は本発明の詳細な説明図、 第５図はアドレスを別線伝送する例の説明図、第６図は
ユニット間信号線の説明図、 第７図は本発明の適用対象の説明図、 第８図は複数ユニット構成の説明図、 第９図は従来のユニット間接続の説明図、第１０図は従
来のアドレス伝送方式の説明図である。 第１図で１０．１１はユニット、Ｃはこれらを接続する
ケーブル、４１は主信号とアドレスの多重回路、４３は
同分離回路である。 出 願人 富士通株式会社
Claims (1)
- １、ユニット間で伝送する、フレーム構成の多重化した
主信号に、ユニット間接続情報を該当フレームのデータ
部以外の部分に挿入して伝送することを特徴とする、主
信号に制御情報を付加した伝送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1707690A JPH03220932A (ja) | 1990-01-26 | 1990-01-26 | 主信号に制御情報を付加した伝送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1707690A JPH03220932A (ja) | 1990-01-26 | 1990-01-26 | 主信号に制御情報を付加した伝送方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03220932A true JPH03220932A (ja) | 1991-09-30 |
Family
ID=11933891
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1707690A Pending JPH03220932A (ja) | 1990-01-26 | 1990-01-26 | 主信号に制御情報を付加した伝送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03220932A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7154209B2 (en) | 2002-12-18 | 2006-12-26 | Hephaist Seiko Co. Ltd | Control method and apparatus of an ultrasonic motor, and an ultrasonic motor driver and controller |
-
1990
- 1990-01-26 JP JP1707690A patent/JPH03220932A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7154209B2 (en) | 2002-12-18 | 2006-12-26 | Hephaist Seiko Co. Ltd | Control method and apparatus of an ultrasonic motor, and an ultrasonic motor driver and controller |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4716561A (en) | Digital transmission including add/drop module | |
| GB2142175A (en) | Data transmission system | |
| EP0121410A1 (en) | Bus-configured local area network with data exchange capability | |
| US5434691A (en) | Communications system having optical transmission line switching system | |
| US4993019A (en) | Line unit interface circuit | |
| US20010043648A1 (en) | Serial data transceiver including elements which facilitate functional testing requiring access to only the serial data ports, and an associated test method | |
| JP3094087B2 (ja) | インタフエースユニツト | |
| JPS6410977B2 (ja) | ||
| US4905228A (en) | Digital transmission channel framing | |
| US4720828A (en) | I/o handler | |
| US4191857A (en) | Digital trunk supervisory decoder multiplexor for ground start or E&M signalling on a common T1 span | |
| US4924459A (en) | Digital transmission interconnect signal | |
| JPH03220932A (ja) | 主信号に制御情報を付加した伝送方式 | |
| JPS5986991A (ja) | 制御可能に通信接続を設定する回路および方法 | |
| CA2050428C (en) | Four-wire line unit interface circuit | |
| US4641300A (en) | Digital tie line | |
| KR100208227B1 (ko) | 프로세서와 디바이스간의 타임 슬롯 스위치 | |
| JP2677274B2 (ja) | 可変長シリアルデータ通信方式 | |
| JP2692267B2 (ja) | 伝送路切替回路 | |
| JPH0520011B2 (ja) | ||
| JPS5844842A (ja) | デジタル信号伝送方式 | |
| JPH0455015B2 (ja) | ||
| JPS60117837A (ja) | 警報信号転送方式 | |
| EP0260793A2 (en) | Bidirectional data bus | |
| JPS59188257A (ja) | 信号伝送方式 |