JPS5844842A - デジタル信号伝送方式 - Google Patents
デジタル信号伝送方式Info
- Publication number
- JPS5844842A JPS5844842A JP56143260A JP14326081A JPS5844842A JP S5844842 A JPS5844842 A JP S5844842A JP 56143260 A JP56143260 A JP 56143260A JP 14326081 A JP14326081 A JP 14326081A JP S5844842 A JPS5844842 A JP S5844842A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- transmission
- circuit
- status
- synchronization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000008054 signal transmission Effects 0.000 title claims description 7
- 230000005540 biological transmission Effects 0.000 abstract description 35
- 238000000034 method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/12—Arrangements providing for calling or supervisory signals
- H04J3/125—One of the channel pulses or the synchronisation pulse is also used for transmitting monitoring or supervisory signals
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はデジタルデータ伝送においてデータに付随して
伝送されるステータス信号の伝送方式に関する。
伝送されるステータス信号の伝送方式に関する。
デジタルデータ伝送については種々の方式が実用化され
て伝るが、代表的な伝送方式として６４ｋｂ自／ｓｅｅ
の伝送速度を有するデジタルデータ伝送がある。これに
ついて概説すると、この伝送方式は同期用の同期パター
ン信号、端末装置の状態を表わすステータス信号、およ
びデータの３種類の情報を８ｂｉｔ一単位に分割して受
信側に伝送するものである。この８ｂｉｔの単位情報は
同期信号１ｂｉｔ、ステータス信号１ｂｉｔ、およびデ
〜り６ｂｉｔの割当てで使用される。通常、送信側では
同期パターン発□生装置からの同期信号を基準としてデ
ータ情報およびステータス情報を定められた順序に配列
構成し伝送路に送出する。一方、受信側では伝送路を介
して到来する送信デジタル信号を同期識別回路に引込み
同期パターン信号の有無状態を監視すふ。ここで、同期
パターンが識別されると受信信号をそれぞれ同期信号、
ステータス信号、およびデータの信号情報として分離し
て受信側端末装置に伝える。
て伝るが、代表的な伝送方式として６４ｋｂ自／ｓｅｅ
の伝送速度を有するデジタルデータ伝送がある。これに
ついて概説すると、この伝送方式は同期用の同期パター
ン信号、端末装置の状態を表わすステータス信号、およ
びデータの３種類の情報を８ｂｉｔ一単位に分割して受
信側に伝送するものである。この８ｂｉｔの単位情報は
同期信号１ｂｉｔ、ステータス信号１ｂｉｔ、およびデ
〜り６ｂｉｔの割当てで使用される。通常、送信側では
同期パターン発□生装置からの同期信号を基準としてデ
ータ情報およびステータス情報を定められた順序に配列
構成し伝送路に送出する。一方、受信側では伝送路を介
して到来する送信デジタル信号を同期識別回路に引込み
同期パターン信号の有無状態を監視すふ。ここで、同期
パターンが識別されると受信信号をそれぞれ同期信号、
ステータス信号、およびデータの信号情報として分離し
て受信側端末装置に伝える。
しか゛シ藩から、どのようなデジタル信号伝送方式にお
いては、ステータス信号の伝送用に常時１ｂｉｔを割当
てるため、実際に伝送できるデータ伝送量は６４Ｋｂｉ
ｔ／ｓｅｃ Ｘ ６ ／ ８ ＝ ４８Ｋｂｉ ｔ／ｓ
ｅｃとなシ、データ伝送量の低下を招かざるを得ない。
いては、ステータス信号の伝送用に常時１ｂｉｔを割当
てるため、実際に伝送できるデータ伝送量は６４Ｋｂｉ
ｔ／ｓｅｃ Ｘ ６ ／ ８ ＝ ４８Ｋｂｉ ｔ／ｓ
ｅｃとなシ、データ伝送量の低下を招かざるを得ない。
本発明の目的は、ステータス信号の有無（ＯＮｌｏＦＦ
）状態に従って送受信装置間同期用の同期パターン信号
の論理を正あるいは負論理に反転させることにより、受
信側への同期パターン信号の伝送のみで同期信号情報と
ステータス信号情報とを得ることを可能としてデータ伝
送音を増大できるデジタル□信号伝送方式を提供するこ
とにある。
）状態に従って送受信装置間同期用の同期パターン信号
の論理を正あるいは負論理に反転させることにより、受
信側への同期パターン信号の伝送のみで同期信号情報と
ステータス信号情報とを得ることを可能としてデータ伝
送音を増大できるデジタル□信号伝送方式を提供するこ
とにある。
本発明によるデジタル信号伝送方式は、複数ビット１単
位構成で伝送されるデジタル信号の少なくとも１ビット
、に同期信号を割当て、且つ送信側の２値のステータス
状態に応じて前記同期信号を論理反転させてデータとと
もに複数組送出し、受信側において前記同期信号を逆論
理反転してステータス情報を得ることを特徴とする。
位構成で伝送されるデジタル信号の少なくとも１ビット
、に同期信号を割当て、且つ送信側の２値のステータス
状態に応じて前記同期信号を論理反転させてデータとと
もに複数組送出し、受信側において前記同期信号を逆論
理反転してステータス情報を得ることを特徴とする。
以下、図面を参照してこの発明の実施例について説明す
る。
る。
図はこの発明によるデジタル信号伝送方式の一実施例を
示す構成図である。図を参照して、データを伝送する際
の動作を順次説明すると、送信端末装置側より送出され
たデータＤＴはマルチプレクサ１００に入力され、且つ
ステータス信号ＳＴ８が排他的論理和回路（ＥＸ−ｏｉ
ｒゲー））１０４に入力される。ステータス信号８ＴＳ
と送信制御装置１０１によ多制御される同期パターン信
号発生回路１０２の出力信号とはＥＸ−ＯＲゲート１０
４にて排他的論理和演算される。このとき、同期パター
ン信号ＳＹＮはステータス信号Ｓ’ｌ’Ｓの０Ｎ１０Ｆ
Ｆ（“１′／４ｏ・）状態により論理反転されてマルチ
プレクサ１００に入力される。これにより、マルチプレ
クサ１００は送信制御装置１０１の制御に基いてデータ
ＤＴとＥＸ−ＯＲゲート１０４の出力の同期信号ＳＹＮ
とを所定の複数ビット構成に組合せて送信側伝送路イン
ターフェース回路１０３へ送出する。送信側伝送路イン
ターフェース回路１０３は入力された複数ビット１単位
構成のデジタル信号を伝送路の信号形態に適合するよう
に変換し、伝送路３００へ送出する。例えば、信号のユ
ニポーラ・バイポーラ変換を行なう。伝送路３００を介
して送られたイバ号は受信側伝送路インターフェース回
路２００により伝送路３００の信号形態から通常の論理
レベルの信号に変換され、デマルチプレクサ２０１およ
び同期識別回路２０３ 、２４０ に受信される。こ
の同期識別回路は正論理の同期パターン信号を識別する
正同期識別回路２０３と負論理の同期パターン信号を識
別する負同期識別回路２０４とを有し、これらの回路が
伝送路３００からの信号より同期パターンを識別する。
示す構成図である。図を参照して、データを伝送する際
の動作を順次説明すると、送信端末装置側より送出され
たデータＤＴはマルチプレクサ１００に入力され、且つ
ステータス信号ＳＴ８が排他的論理和回路（ＥＸ−ｏｉ
ｒゲー））１０４に入力される。ステータス信号８ＴＳ
と送信制御装置１０１によ多制御される同期パターン信
号発生回路１０２の出力信号とはＥＸ−ＯＲゲート１０
４にて排他的論理和演算される。このとき、同期パター
ン信号ＳＹＮはステータス信号Ｓ’ｌ’Ｓの０Ｎ１０Ｆ
Ｆ（“１′／４ｏ・）状態により論理反転されてマルチ
プレクサ１００に入力される。これにより、マルチプレ
クサ１００は送信制御装置１０１の制御に基いてデータ
ＤＴとＥＸ−ＯＲゲート１０４の出力の同期信号ＳＹＮ
とを所定の複数ビット構成に組合せて送信側伝送路イン
ターフェース回路１０３へ送出する。送信側伝送路イン
ターフェース回路１０３は入力された複数ビット１単位
構成のデジタル信号を伝送路の信号形態に適合するよう
に変換し、伝送路３００へ送出する。例えば、信号のユ
ニポーラ・バイポーラ変換を行なう。伝送路３００を介
して送られたイバ号は受信側伝送路インターフェース回
路２００により伝送路３００の信号形態から通常の論理
レベルの信号に変換され、デマルチプレクサ２０１およ
び同期識別回路２０３ 、２４０ に受信される。こ
の同期識別回路は正論理の同期パターン信号を識別する
正同期識別回路２０３と負論理の同期パターン信号を識
別する負同期識別回路２０４とを有し、これらの回路が
伝送路３００からの信号より同期パターンを識別する。
今、仮に正論理の同期パターン（ｇ号が送信側より送ら
れているすなわちステータス信号ＳＴＳがｏｘ；’Ｆ（
”０″）状態の場合を考えると、正同期識別回路２０３
は同期パターンを識別し出力論理を”１″とする。この
出力信号はＯＲゲー ト２０５に入力され、Ｏ１′Ｌゲ
ート２０５の出力論理が”１″となる。これによシ、受
信制御装置２０２は同期がとれたことを識別し、デマル
チプレクサ２０１を制御して受信信号をデータＤＴと同
期信号ＳＹＮに分離して受信端末装置側に送出させる。
れているすなわちステータス信号ＳＴＳがｏｘ；’Ｆ（
”０″）状態の場合を考えると、正同期識別回路２０３
は同期パターンを識別し出力論理を”１″とする。この
出力信号はＯＲゲー ト２０５に入力され、Ｏ１′Ｌゲ
ート２０５の出力論理が”１″となる。これによシ、受
信制御装置２０２は同期がとれたことを識別し、デマル
チプレクサ２０１を制御して受信信号をデータＤＴと同
期信号ＳＹＮに分離して受信端末装置側に送出させる。
一方、負同期識別回路２０４は同期パターンを識別しで
５− いない／Ｃめ、出力論理を０”とし、ステータス信号ｓ
’ｉ’ ｓ出力であるＯＲゲート２０８け“０＃レベ
ル信号を出力して受信端末装置側にステータス信号ＳＴ
８のＯＦＦ状態を表示する。逆に、負論理の同期倍旧が
送信側より送られているすなわちステータス信号ＳＴＳ
がＯＮ（”ｌ”）状態の場合には、正同期識別回路２０
３の出力は″′０＃レベルに、負同期識別回路２０４の
出力はパ１”レベルと々シ、ＯＲゲー）２０８は“１″
レベルを出力するため、ステータス信号ＳＴＳのＯＮ（
”ｌ”）状態を受信端末装置側は検出で、きる。なお、
同期識別回路２０３．２１３４ が両方とも同期識別を
できない時には、同期中と区別するために、インバータ
２０６、ＡＮＤゲート２０７、およびｏｉｔゲート２０
８の構成によってステータス４ｑ号８Ｔ８出力として非
同期表示信号Ｎ５ＹＮを出力させる。
５− いない／Ｃめ、出力論理を０”とし、ステータス信号ｓ
’ｉ’ ｓ出力であるＯＲゲート２０８け“０＃レベ
ル信号を出力して受信端末装置側にステータス信号ＳＴ
８のＯＦＦ状態を表示する。逆に、負論理の同期倍旧が
送信側より送られているすなわちステータス信号ＳＴＳ
がＯＮ（”ｌ”）状態の場合には、正同期識別回路２０
３の出力は″′０＃レベルに、負同期識別回路２０４の
出力はパ１”レベルと々シ、ＯＲゲー）２０８は“１″
レベルを出力するため、ステータス信号ＳＴＳのＯＮ（
”ｌ”）状態を受信端末装置側は検出で、きる。なお、
同期識別回路２０３．２１３４ が両方とも同期識別を
できない時には、同期中と区別するために、インバータ
２０６、ＡＮＤゲート２０７、およびｏｉｔゲート２０
８の構成によってステータス４ｑ号８Ｔ８出力として非
同期表示信号Ｎ５ＹＮを出力させる。
以上この発明の一実施例について述べたが、例えば６４
Ｋｂｉ ｔ ／ ｓｅｅの伝送速度で学位情報を８
ｂｉｔ構成にて伝送する場合、ステータス信号用の割当
てビットを要しなしため、同期信号１ｂｉｔおよび６一 データ７ピツトとして６４Ｋｂロ／ｓｅｃ Ｘ ７／８
＝５６Ｋｂｉ ｔ ／ ｓｅｃのデータ伝送を可能
にする。
Ｋｂｉ ｔ ／ ｓｅｅの伝送速度で学位情報を８
ｂｉｔ構成にて伝送する場合、ステータス信号用の割当
てビットを要しなしため、同期信号１ｂｉｔおよび６一 データ７ピツトとして６４Ｋｂロ／ｓｅｃ Ｘ ７／８
＝５６Ｋｂｉ ｔ ／ ｓｅｃのデータ伝送を可能
にする。
本発明は以上説明のように、送信ｌｉｔステータス信号
の０Ｎ１０１？ Ｆ状態に従って同ＪＩ、ｌｊパターン
信号の論理を逆にすることにより、同期値１号にステー
タス信号をおり込んで受信側に伝送することが可能とな
り、所定範囲内の伝送容筒を有する伝送路におけるデー
タ自体の伝送着を増加できる。
の０Ｎ１０１？ Ｆ状態に従って同ＪＩ、ｌｊパターン
信号の論理を逆にすることにより、同期値１号にステー
タス信号をおり込んで受信側に伝送することが可能とな
り、所定範囲内の伝送容筒を有する伝送路におけるデー
タ自体の伝送着を増加できる。
図は本発明によるデジタル信号体送力式の一実施例を示
す構成図である。 ｌＯＯ・・・・・マルチプレク丈、１０１・・・・・送
信制御装置、１０２・・・・・・同期パターン発生回路
、１０３・・・・・・送信側伝送路インターフェース回
路、１０４・・・・・・排他的論理和回路、２００・・
・・・受信側伝送路インターフェース回路、２０１・・
・・・・デマルチプレクサ、２０２・・・・・・受信制
御装置、２０３・・・・・・正同期識別回路、２０４・
・・・・・負同期識別回路、２０５・・−・・・ＯＲゲ
〜ト、２０６・・・・・・インバータ、２（１７・・・
・・・ＡＮＩ）ゲート、２０８・・・・・・ＯＲゲート
、３ｏ。 ・・・・−・伝送路。
す構成図である。 ｌＯＯ・・・・・マルチプレク丈、１０１・・・・・送
信制御装置、１０２・・・・・・同期パターン発生回路
、１０３・・・・・・送信側伝送路インターフェース回
路、１０４・・・・・・排他的論理和回路、２００・・
・・・受信側伝送路インターフェース回路、２０１・・
・・・・デマルチプレクサ、２０２・・・・・・受信制
御装置、２０３・・・・・・正同期識別回路、２０４・
・・・・・負同期識別回路、２０５・・−・・・ＯＲゲ
〜ト、２０６・・・・・・インバータ、２（１７・・・
・・・ＡＮＩ）ゲート、２０８・・・・・・ＯＲゲート
、３ｏ。 ・・・・−・伝送路。
Claims (1)
- 複数ｆビット１単位構成で伝送されるディジタル信号の
少なくとも１ビツトに同期信号を割当て、且つ送信側の
２値のステータス状態に応じて前記同期信号を論理反転
させてデータとともに複数組送出し、受信側において前
記同期信号を逆論理□反転してステータス情報を・得る
ことを特徴とするデジタル信号伝送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56143260A JPS5844842A (ja) | 1981-09-11 | 1981-09-11 | デジタル信号伝送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56143260A JPS5844842A (ja) | 1981-09-11 | 1981-09-11 | デジタル信号伝送方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5844842A true JPS5844842A (ja) | 1983-03-15 |
Family
ID=15334603
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56143260A Pending JPS5844842A (ja) | 1981-09-11 | 1981-09-11 | デジタル信号伝送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5844842A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0269158A1 (en) * | 1986-11-26 | 1988-06-01 | ITALTEL TELEMATICA S.p.A. | Digital telephone switching exchange, particularly for private systems (PABX) |
| US5959240A (en) * | 1996-12-04 | 1999-09-28 | Ngk Insulators, Ltd. | Thermoelectric converter for heat-exchanger |
-
1981
- 1981-09-11 JP JP56143260A patent/JPS5844842A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0269158A1 (en) * | 1986-11-26 | 1988-06-01 | ITALTEL TELEMATICA S.p.A. | Digital telephone switching exchange, particularly for private systems (PABX) |
| US5959240A (en) * | 1996-12-04 | 1999-09-28 | Ngk Insulators, Ltd. | Thermoelectric converter for heat-exchanger |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4813040A (en) | Method and apparatus for transmitting digital data and real-time digitalized voice information over a communications channel | |
| JPH0141075B2 (ja) | ||
| JPS61290838A (ja) | 電気通信交換装置 | |
| JPH0667019B2 (ja) | 交換機制御方式 | |
| KR920015778A (ko) | 디지탈 루프(Loop)전송 시스템의 원격 단말기용 어드레스 관리 방법 및 장치 | |
| EP0202205A1 (en) | Telecommunication system for alternatingly transmitting circuit-switched and packet-switched information | |
| JPS6410977B2 (ja) | ||
| JPH0398344A (ja) | 端末同期制御方式 | |
| JPH05136758A (ja) | 多重速度変換装置 | |
| JPH03220932A (ja) | 主信号に制御情報を付加した伝送方式 | |
| JPS58171151A (ja) | デ−タ分岐，插入装置 | |
| JPS6238047A (ja) | 多重化方式 | |
| JPS598101B2 (ja) | 局内伝送路監視方式 | |
| JPH04242343A (ja) | データ応答方式 | |
| JPS59188257A (ja) | 信号伝送方式 | |
| JPS6142466B2 (ja) | ||
| JPS63219295A (ja) | デイジタルバス伝送における交換方式 | |
| JPH0815275B2 (ja) | 複数装置間相互のデータ伝送システムおよびデータ伝送方法 | |
| JPH03235537A (ja) | 回線データ多重化位置割当方式 | |
| JPH0520011B2 (ja) | ||
| JPS62250796A (ja) | 時分割多重伝送方式 | |
| JPH0227837A (ja) | 通信制御方式 | |
| JPH07105811B2 (ja) | データ通信システム | |
| JPH01146441A (ja) | 時分割多重信号変換回路 | |
| JPH088542B2 (ja) | Ｐｃｍ通信システム |