JPH0520011B2 - - Google Patents

Info

Publication number
JPH0520011B2
JPH0520011B2 JP23127585A JP23127585A JPH0520011B2 JP H0520011 B2 JPH0520011 B2 JP H0520011B2 JP 23127585 A JP23127585 A JP 23127585A JP 23127585 A JP23127585 A JP 23127585A JP H0520011 B2 JPH0520011 B2 JP H0520011B2
Authority
JP
Japan
Prior art keywords
circuit
signal
pcm
low
synchronization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP23127585A
Other languages
English (en)
Other versions
JPS6292534A (ja
Inventor
Toshiichi Koseki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP23127585A priority Critical patent/JPS6292534A/ja
Publication of JPS6292534A publication Critical patent/JPS6292534A/ja
Publication of JPH0520011B2 publication Critical patent/JPH0520011B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Time-Division Multiplex Systems (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、低位PCM信号を複数個、同期多重
して生成されたPCM多重信号を伝送路信号とす
るPCM通信方式の中間中継装置に関する。
〔従来の技術〕
従来、この種のオーバーヘツドビツトデータを
分離・挿入する機能をもつPCM中間中継装置の
実例として、第2図に、フレーム構造を有する低
位PCM信号2系統を同期多重したPCM多重信号
を伝送路信号とする場合の中間中継装置の機能ブ
ロツク図を示す。
第2図において、入力端201に、伝送路を伝
搬することにより減衰波形歪を受けたPCM多重
信号aが入力され、受信回路202において、自
己同期により識別再生されたPCM多重信号が得
られる。この出力は分離回路203において、入
力PCM多重信号の1/2の速度の低位PCM信号2
系統に分離され、選択回路204において一方は
多重回路205への直接の入力信号pとなり、他
方は同期回路206への入力qとなる。信号pと
信号qとは必ず互いに別系統の低位PCM信号と
なるように、同期回路206から、選択回路20
4へ制御信号hが与えられる。
同期回路206は、低位PCM入力信号qにつ
いて、あらかじめ決められたパターンのフレーム
ビツトを検出することによりフレーム同期をと
り、オーバーヘツドビツト中の特定のビツト列を
分離データcとして外部へ取り出し、かつ挿入デ
ータdをオーバーヘツドビツト中に挿入して、新
たな低位PCM信号nを出力するという動作を行
なう。また同期回路206は、入力信号qが、オ
ーバーヘツドビツトデータの分離・挿入を行なう
べき系統の低位PCM信号であるかどうかをオー
バーヘツドビツト中の特定の系統確認ビツトの内
容により判定し、制御信号hを出力する機能をも
有する。
次に多重回路205では、オーバーヘツドビツ
トデータの内容が分離・挿入された低位PCM信
号nと、なんらデータの加工を受けない低位
PCM信号pとを並列直列変換して低位PCM信号
速度のちようど2倍の速度のPCM多重信号iを
生成する。送信回路207では、このPCM多重
信号iを伝送路に整合した形態に変換して出力端
208より送出する。
以上は、伝送信号としてフレーム構造を有する
低位PCM信号2系統を同期多重した信号を伝送
路信号とした場合の従来例であるが、次にフレー
ム構造を有するPCM信号1系統そのものを伝送
路信号とし、中間中継装置内においてフレーム発
生回路と、受信信号異常時に動作する発振器を有
する場合の従来例を第3図に示す。
第3図において、伝送路より入力端301に
PCM信号aが入力され受信回路302において、
識別再生されたPCM信号が得られる。この出力
は既にフレーム構造を有するPCM信号であるた
め、そのまま同期回路303の入力となり、ここ
でフレーム同期がとられ、オーバーヘツドビツト
データのうちの一部が分離データcとして外部へ
分離される。
フレーム発生回路304では、分離データc以
外の、同期回路303からの出力データl、及び
外部からの挿入データdが、新たに生成されたフ
レーム構造の中に取り込まれ、送信回路305を
介して出力端306から伝送路に送出されて行
く。フレーム発生回路304の基本タイミングと
して、通常は受信回路302において受信信号か
ら抽出されたクロツク信号eが選択回路307を
介して用いられるが、受信回路302で検出され
る受信信号断情報f又は同期回路303で検出さ
れる同期はずれ情報rにより制御回路308の出
力hが反転し、選択回路307が、発振器309
の出力jを選択する。
即ち、本従来例の中間中継装置では、受信信号
断の時あるいは受信回路の再生出力の内容の異常
による同期はずれの時にも、内蔵の発振器309
が動作し、フレーム発生回路304が正常に働
き、挿入データdの送出が確保されるという特徴
がある。この従来技術の具体的な応用例として、
「140Mb/s(5B6B)光通信方式機器の開発」
(電子通信学会CS85−9、佐藤人志他)がある。
〔発明が解決しようとする問題点〕
上述の第2図に示した第1の従来例の中間中継
装置では、フレーム発生回路及び発振器を持たな
いため、受信信号断の時や同期はずれの時には、
挿入データdの送出も停止してしまうという欠点
を有する。
また、第3図に示した第2の従来例の中間中継
装置は、フレーム構造を有する低位PCM信号を
複数個同期多重して生成されたPCM多重信号を
伝送路信号として用いる場合には、低位PCM信
号に分解するための分離回路がないため、明らか
に動作しない。
〔発明の目的〕
本発明の目的は、上記2つの従来技術の欠点を
除去し、同期多重されたPCM多重信号を伝送路
信号とする場合にも、オーバーヘツドビツトデー
タ挿入動作を確実とし、かつ、オーバーヘツドビ
ツトデータの加工を行なわない低位PCM信号の
中継伝送にも悪影響を与えない極めて高品質の中
間中継装置を提供することにある。
〔問題点を解決するための手段〕
本発明によるPCM中間中継装置は、フレーム
を構成したPCMパルス列を一系統分とする低位
のPCM信号を複数個同期多重して生成された
PCM多重信号を伝送路信号とするPCM通信方式
の中間中継装置において、受信再生したPCM多
重信号を直列並列変換して、元の複数個の低位
PCM信号に分離する分離回路と、各々の分離さ
れた低位PCM信号を入力としてフレーム同期を
とり、フレームに組み込まれたオーバーヘツドビ
ツト中の一部のデータを外部へ取り出す複数の同
期回路と、低位PCM信号のフレームと同一構造
のフレーム信号を発生するフレーム発生回路と、
該フレーム発生回路の基本タイミングを与えるた
めの発振器と、受信信号より抽出したタイミング
信号と前記発振器からの出力とを選択して前記フ
レーム発生回路に与えるための第1の選択回路
と、前記フレーム発生回路からの低位PCM信号
と各々の同期回路からの出力データ信号とを選択
する複数の第2の選択回路群と、これら第2の選
択回路群で選択された少なくとも1つの低位
PCM信号のフレームのオーバーヘツドビツト中
の一部として外部からの低速データを挿入する少
なくとも1つの挿入回路と、これら挿入回路出力
の低位PCM信号或いは挿入回路出力の低位PCM
信号と前記第2の選択回路群出力のうち、外部デ
ータの挿入されない直接出力の低位PCM信号と
を並列直列変換する多重回路と、受信入力断を示
す信号と前記複数の同期回路における同期はずれ
を示す信号とから前記第1の選択回路と第2の選
択回路群を制御する制御回路とを有する。
〔実施例〕
次に本発明について図面を参照して説明する。
第1図は本発明によるPCM中間中継装置の一
実施例の構成を示すブロツク図である。本実施例
では、第2図に示した従来例と同様、フレーム構
造を有する低位PCM信号2系統を同期多重した
PCM多重信号を伝送路信号とする場合を取り上
げる。
入力端101に伝送路を伝搬して来る間に減衰
と波形歪を受けたPCM多重信号aが入力され、
受信回路102にて識別再生される。この出力は
分離回路103にて、直列並列変換され、フレー
ム構造を有する低位PCM信号2系統に分離され
た後、同期回路104及び同期回路105に入力
される。ここでフレーム同期がとられると同時に
オーバーヘツドビツトデータの一部が分離データ
C,C′として外部に取り出される。さらにフレー
ム発生回路106はタイミング信号kにより定め
られるタイミングに従つて新たにフレーム構造を
生成し、同期のはずれた系統の低位PCM信号の
代わりに送出される。
通常時、即ち両方の低位PCM信号が同期回路
104,105において同期が確保されている場
合、選択回路107,108は各々同期回路10
4,105からの出力データl,mを選択して、
挿入回路109,110に入力する。ここで外部
からの挿入データd,d′が各系統の低位PCM信
号フレームのオーバーヘツドビツト中に取り込ま
れ、それらの出力n,pは多重回路111にて並
列直列変換され2倍の情報速度となつて送信回路
112から出力端113を介し伝送路に送出され
る。
次に受信信号異常時の動作を説明する。受信信
号異常の内容は、第一に受信信号断、第二に受信
信号が存在するが2系統両方の低位PCM信号に
正常なフレームパターンが存在しない場合、第三
に1系統のみの低位PCM信号に正常なフレーム
パターンが存在しない場合に分類される。
まず第一に受信信号断の時は、受信回路102
から出力されるタイミング信号eも断となる。
このとき、受信回路102は受信信号断情報f
を制御回路114へ送出する。制御回路114
は、受信信号断情報fを受け取ると、制御信号
g,h及びh′を反転する。これにより、選択回路
115は発振器116の出力jを選択し、このタ
イミングによりフレーム発生回路106が動作す
る。一方、選択回路107,108も共にフレー
ム発生回路106の出力を選択し、各々の送出低
位PCM信号のフレームとなり、挿入回路109,
110における外部からの挿入データd,d′の挿
入が確保される。従つて送出端113から送出さ
れる信号bも正常なものが再生されていることに
なる。
第二の異常状態即ち2系統両方の低位PCM信
号に正常なフレームパターンが存在しない場合、
両方の同期回路104,105において、フレー
ム同期が確立されない。その為、同期回路10
4,105は、それぞれ同期はずれ情報r,r′を
制御回路114へ送出する。制御回路114は、
両方の同期はずれ情報r,r′を受け取ると、制御
信号g,h及びh′を反転する。従つて、第一の受
信信号断時の場合と全く同様に、各選択回路が制
御され、発振器116のタイミング出力により動
作したフレーム発生回路106の出力が送出信号
となり、挿入データd,d′の送出が確保される。
第三の異常状態、即ち1系統のみの低位PCM
信号に正常なフレームパターンが存在しない場
合、例えば、同期回路104側の低位PCM信号
のフレームパターンが正常で、同期回路105側
の低位PCM信号に正常なフレームパターンが存
在しない場合で説明すると、同期回路104では
フレーム同期が確立するが、同期回路105では
フレーム同期が確立しない。
従つて、同期回路104は同期はずれ情報rを
送出しないが、同期回路105は同期はずれ情報
r′を送出する。この時、制御回路114は、受信
回路102のタイミング出力信号eが正常である
と判断できるため、制御信号gを反転しない。従
つて、選択回路115はタイミング信号eを選択
し、これによつてフレーム発生回路106が動作
する。一方、制御回路114は、同期回路104
の出力データlが正常と判断できるため、制御信
号hを反転しない。従つて、選択回路107はl
側を選択する。他方、制御回路114は、同期回
路105の出力データmが異常と判断できるた
め、制御信号h′を反転する。従つて、選択回路1
08はフレーム発生回路106の出力を選択す
る。よつて、挿入回路109,110に入力され
る低位PCM信号のフレームは両方共正常なもの
となり、他の異常状態と同様、挿入データd,
d′の送出が確保されることになる。
なお、同期回路104及び105では、オーバ
ーヘツドビツト中の系統指示ビツトの情報によ
り、分離回路103の出力データqとq′を入れ替
えさせるための制御信号s,s′を出力している。
また、同期回路104,105の故障による同期
はずれも、受信信号異常と全く同様の処置が行わ
れ、挿入データの送出が確保される。
又、上記実施例では、選択回路107,108
の出力は、それぞれ挿入回路109,110に入
力しているが、選択回路107の出力のみを挿入
回路109へ入力し、選択回路108の出力を直
接多重回路111へ入力させるようにしても良
い。
〔発明の効果〕
以上説明したように、本発明は、フレームを構
成したPCMパルス列を一系統分とする低位の
PCM信号を複数個同期多重して生成された高位
のPCM多重信号を伝送路信号とするPCM通信方
式の中間中継装置において、受信再生したPCM
多重信号を直列並列変換して元の複数個の低位
PCM信号に分離する分離回路と、各々の分離さ
れた低位PCM信号を入力とするフレーム同期回
路と、低位PCM信号のフレームと同一構造のフ
レーム信号を発生するフレーム発生回路とを配す
ると共に、このフレーム発生回路の基本タイミン
グを与えるための発振器と、受信信号より抽出し
たタイミング信号と前記発振器からの出力とを選
択して前記フレーム発生回路に与えるための第1
の選択回路と、前記フレーム発生回路出力と各々
の同期回路からの出力データ信号とを選択する複
数の第2の選択回路群と、ここで選択された少な
くとも1つの低位PCM信号のフレームのオーバ
ーヘツドビツト中の一部として多部からの低速デ
ータを挿入する単一又は複数の挿入回路と、これ
ら挿入回路出力の低位PCM信号或いは挿入回路
出力の低位PCM信号と前記第2の選択回路群出
力のうち外部低速データを挿入されない直接出力
の低位PCM信号とを並列直列変換する多重回路
と、受信入力断を示す信号と前記複数の同期回路
における同期はずれを示す信号とからすべての選
択回路を制御する制御回路とを配することによ
り、いかなる種類の受信信号異常状態に対して
も、外部からのオーバーヘツドビツト中に挿入す
るデータの送出を確保することができ、すべての
低位PCM信号の同期状態を常時監視しているた
め極めて安定にタイミング信号の選択と複数の低
位PCM信号どうしの送出時のビツト同期を確保
することができるという効果がある。
【図面の簡単な説明】
第1図は本発明によるPCM中間中継装置の一
実施例の構成を示すブロツク図、第2図及び第3
図は各々従来のPCM中間中継装置の第1の従来
例及び第2の従来例の構成を示すブロツク図であ
る。 101……受信信号入力端、102……受信回
路、103……分離回路、104,105……同
期回路、106……フレーム発生回路、107,
108……選択回路、109,110……挿入回
路、111……多重回路、112……送信回路、
113……送信信号出力端、114……制御回
路、115……選択回路、116……発振器。

Claims (1)

    【特許請求の範囲】
  1. 1 フレームを構成したPCMパルス列を一系統
    分とする低位のPCM信号を複数個同期多重して
    生成されたPCM多重信号を伝送路信号とする
    PCM通信方式の中間中継装置において、受信再
    生したPCM多重信号を直列並列変換して、元の
    複数個の低位PCM信号に分離する分離回路と、
    各々の分離された低位PCM信号を入力してフレ
    ーム同期をとり、フレームに組み込まれたオーバ
    ーヘツドビツト中の一部のデータを外部へ取り出
    す複数の同期回路と、低位PCM信号のフレーム
    と同一構造のフレーム信号を発生するフレーム発
    生回路と、該フレーム発生回路の基本タイミング
    を与えるための発振器と、受信信号より抽出した
    タイミング信号と前記発振器からの出力とを選択
    して前記フレーム発生回路に与えるための第1の
    選択回路と、前記フレーム発生回路からの低位
    PCM信号と各々の同期回路からの出力データ信
    号とを選択する複数の第2の選択回路群と、これ
    ら第2の選択回路群で選択された少なくとも1つ
    の低位PCM信号のフレームのオーバーヘツドビ
    ツト中の一部として外部からの低速データを挿入
    する少なくとも1つの挿入回路と、これら挿入回
    路出力の低位PCM信号或いは挿入回路出力の低
    位PCM信号と前記第2の選択回路群出力のうち
    外部データの挿入されない直接出力の低位PCM
    信号とを並列直列変換する多重回路と、受信入力
    断を示す信号と前記複数の同期回路における同期
    はずれを示す信号とから前記第1の選択回路と前
    記第2の選択回路群を制御する制御回路とを有
    し、該制御回路は、前記受信入力断を示す信号を
    受けたときには、前記第1の選択回路が前記発振
    器からの出力を選択し、かつ前記第2の選択回路
    群が前記フレーム発生回路からの低位PCM信号
    を選択するように制御し、前記受信入力断を示す
    信号を受けないときには、前記第1の選択回路が
    前記受信信号より抽出したタイミング信号を選択
    するように制御すると共に、前記第2の選択回路
    群の各々が、対応する前記同期回路から前記同期
    はずれを示す信号を受けた場合には前記フレーム
    発生回路からの低位PCM信号を選択し、対応す
    る前記同期回路から前記同期はずれを示す信号を
    受けない場合には対応する前記同期回路からの前
    記出力データ信号を選択するように制御すること
    を特徴とするPCM中間中継装置。
JP23127585A 1985-10-18 1985-10-18 Pcm中間中継装置 Granted JPS6292534A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23127585A JPS6292534A (ja) 1985-10-18 1985-10-18 Pcm中間中継装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23127585A JPS6292534A (ja) 1985-10-18 1985-10-18 Pcm中間中継装置

Publications (2)

Publication Number Publication Date
JPS6292534A JPS6292534A (ja) 1987-04-28
JPH0520011B2 true JPH0520011B2 (ja) 1993-03-18

Family

ID=16921048

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23127585A Granted JPS6292534A (ja) 1985-10-18 1985-10-18 Pcm中間中継装置

Country Status (1)

Country Link
JP (1) JPS6292534A (ja)

Also Published As

Publication number Publication date
JPS6292534A (ja) 1987-04-28

Similar Documents

Publication Publication Date Title
JPH077935B2 (ja) 時分割多重分離装置
JP2934109B2 (ja) 二重化光伝送システムの制御装置及び制御方法
JPH0290827A (ja) 分岐挿入型多重変換装置
JPH0520011B2 (ja)
JPS61239736A (ja) ビツトスチ−ル方式
JP3102163B2 (ja) Sdh信号伝送システムにおけるf1バイト転送方式
JPH0521454B2 (ja)
JP2504028B2 (ja) 中継装置
JPH0834461B2 (ja) フレ−ムアライナ回路
JPH01264426A (ja) 伝送路切替方式
JPS6318900A (ja) バ−スト多重端局装置
JP2864703B2 (ja) 光伝送路の二重化方式
JP3056072B2 (ja) 時分割多重化装置
JP2871904B2 (ja) オクテット多重化装置
JPH0394533A (ja) 時分割多重化装置の伝送回路
JP2001119362A (ja) コントロールタイムスロット中継回路
JPH071881B2 (ja) 多重変換装置
JPS63164646A (ja) フレ−ム切替制御方式
JPH0530069A (ja) 制御信号伝送方式
JPH0194731A (ja) 時分割多重化装置
JPS63124635A (ja) スタツフ同期pcm多重化方式
JPH03220932A (ja) 主信号に制御情報を付加した伝送方式
JPH03108827A (ja) 伝送方式設定システム
JPH03155236A (ja) 同期データ伝送システム
JPH05235815A (ja) 中間中継局におけるクロック切替方式