JPH0322148A - μＣＰＵの暴走検出回路 - Google Patents
μＣＰＵの暴走検出回路Info
- Publication number
- JPH0322148A JPH0322148A JP1157351A JP15735189A JPH0322148A JP H0322148 A JPH0322148 A JP H0322148A JP 1157351 A JP1157351 A JP 1157351A JP 15735189 A JP15735189 A JP 15735189A JP H0322148 A JPH0322148 A JP H0322148A
- Authority
- JP
- Japan
- Prior art keywords
- μcpu
- address data
- address
- mucpu
- runaway
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的〕
（産業上の利用分野）
本発明はμＣＰＵ（μプロセッサ）の暴走を検出する暴
走検出回路に関する。
走検出回路に関する。
（従来の技術）
従来のμＣＰＵの暴走を検出する方法としてはウォッチ
ドッグタイマ（以降ＷＤＴと称する）を用いるものがあ
る。この方法はμｃＰＵで実行するプログラムの中にＷ
ＤＴをリセットする命令を入れておくと共に、前記ＷＤ
Ｔのカウント時間を設定しておくと、μＣＰＵは前記プ
ログラムの実行中に、ＷＤＴの前記設定カウント時間が
経過するまでの間にこのＷＤＴをリセットすることを繰
り返す。この間、μＣＰＵが暴走すると、前記設定カウ
ント時間内にＷＤＴがリセットされないため、ＷＤＴは
μＣＰＵの暴走を検出して、これをμＣＰＵに知らせる
。
ドッグタイマ（以降ＷＤＴと称する）を用いるものがあ
る。この方法はμｃＰＵで実行するプログラムの中にＷ
ＤＴをリセットする命令を入れておくと共に、前記ＷＤ
Ｔのカウント時間を設定しておくと、μＣＰＵは前記プ
ログラムの実行中に、ＷＤＴの前記設定カウント時間が
経過するまでの間にこのＷＤＴをリセットすることを繰
り返す。この間、μＣＰＵが暴走すると、前記設定カウ
ント時間内にＷＤＴがリセットされないため、ＷＤＴは
μＣＰＵの暴走を検出して、これをμＣＰＵに知らせる
。
しかし、上記の如（ＷＤＴを用いた方法では、ＷＤＴの
前記設定カウント時間が経過するまでμＣＰＵの暴走が
分からず、又、幾つかのモジュール構或になっているプ
ログラムの実行中に前記暴走が起きた場合は、いずれの
モジュールで暴走が生じたかを知ることができないとい
う欠点があった。
前記設定カウント時間が経過するまでμＣＰＵの暴走が
分からず、又、幾つかのモジュール構或になっているプ
ログラムの実行中に前記暴走が起きた場合は、いずれの
モジュールで暴走が生じたかを知ることができないとい
う欠点があった。
（発明が解決しようとする課題〉
上記の如く、従来のＷＤＴを用いたμＣＰＵの暴走検出
方法では、ＷＤＴの設定カウント時間が経過するまでは
μＣＰＵの暴走が分かないため、μＣＰＵの暴走を直ち
に検出してμＣＰＵの動作を停止させることができない
という欠点があった。
方法では、ＷＤＴの設定カウント時間が経過するまでは
μＣＰＵの暴走が分かないため、μＣＰＵの暴走を直ち
に検出してμＣＰＵの動作を停止させることができない
という欠点があった。
又、前記μＣＰＵが幾つかのモジュール構戒になってい
るプログラムを実行している最中に暴走が生じた場合、
いずれのモジュールで暴走が生じたかを知ることができ
ないという欠点があった。
るプログラムを実行している最中に暴走が生じた場合、
いずれのモジュールで暴走が生じたかを知ることができ
ないという欠点があった。
そこで本発明は上記の欠点を除去するもので、μＣＰＵ
の暴走を直ちに検出することができると共に、いずれの
モジュールで暴走が生じたかを知ることができるμＣＰ
Ｕの暴走検出回路を提供することを目的としている。
の暴走を直ちに検出することができると共に、いずれの
モジュールで暴走が生じたかを知ることができるμＣＰ
Ｕの暴走検出回路を提供することを目的としている。
（課題を解決するための手段〉
本発明はμＣＰＵの暴走を検出するμＣＰＵの暴走検出
回路において、アドレスデータを保持するアドレスデー
タ保持手段と、前記μＣＰＵがこれから実行しようとし
ているプログラムのアクセスエリアを示すアドレスデー
タを抽出するアドレスデータ抽出手段と、このアドレス
データ抽出手段によって抽出されたアドレスデータを前
記アドレスデータ保持手段に送って保持させるアドレス
データ送出手段と、前記μＣＰＵが前記プログラムの実
行中にアクセスするアドレスと前記アドレスデータ保持
手段に保持されているアドレスとを比較する比較手段と
、この比較手段によって前記μＣＰＵがアクセスするア
ドレスが前記アドレスデータ保持手段に保持されている
アドレスの中にないと判定された場合に、前記μＣＰＵ
にこのμＣＰＵの暴走検出を知らせてこのμＣＰＵの動
作を停止させる暴走検出手段とを具備した構成を有する
。
回路において、アドレスデータを保持するアドレスデー
タ保持手段と、前記μＣＰＵがこれから実行しようとし
ているプログラムのアクセスエリアを示すアドレスデー
タを抽出するアドレスデータ抽出手段と、このアドレス
データ抽出手段によって抽出されたアドレスデータを前
記アドレスデータ保持手段に送って保持させるアドレス
データ送出手段と、前記μＣＰＵが前記プログラムの実
行中にアクセスするアドレスと前記アドレスデータ保持
手段に保持されているアドレスとを比較する比較手段と
、この比較手段によって前記μＣＰＵがアクセスするア
ドレスが前記アドレスデータ保持手段に保持されている
アドレスの中にないと判定された場合に、前記μＣＰＵ
にこのμＣＰＵの暴走検出を知らせてこのμＣＰＵの動
作を停止させる暴走検出手段とを具備した構成を有する
。
（作用〉
本発明のμＣＰＵの暴走検出回路において、アドレスデ
ータ保持手段はアドレスデータを保持する。アドレスデ
ータ抽出手段は前記μＣＰＵがこれから実行しようとし
ているプログラムのアクセスエリアを示すアドレスデー
タを抽出する。アドレスデータ送出手段は前記アドレス
データ抽出手段によって抽出されたアドレスデータを前
記アドレスデータ保持手段に送って保持させる。比較手
段は前記μＣＰＵが前記プログラムの実行中にアクセス
するアドレスと前記アドレスデータ保持手段に保持され
ているアドレスとを比較する．暴走検出手段は前記比較
手段によって前記μＣＰＵがアクセスするアドレスが前
記アドレスデータ保持手段に保持されているアドレスの
中にないと判定された場合に、前記μＣＰＵにこのμＣ
ＰＵの暴走検出を知らせて、このμＣＰＵの動作を停止
させる。
ータ保持手段はアドレスデータを保持する。アドレスデ
ータ抽出手段は前記μＣＰＵがこれから実行しようとし
ているプログラムのアクセスエリアを示すアドレスデー
タを抽出する。アドレスデータ送出手段は前記アドレス
データ抽出手段によって抽出されたアドレスデータを前
記アドレスデータ保持手段に送って保持させる。比較手
段は前記μＣＰＵが前記プログラムの実行中にアクセス
するアドレスと前記アドレスデータ保持手段に保持され
ているアドレスとを比較する．暴走検出手段は前記比較
手段によって前記μＣＰＵがアクセスするアドレスが前
記アドレスデータ保持手段に保持されているアドレスの
中にないと判定された場合に、前記μＣＰＵにこのμＣ
ＰＵの暴走検出を知らせて、このμＣＰＵの動作を停止
させる。
（実施例）
以下、本発明の一夾施例を図面を参照して説明する。第
１図は本発明のμＣＰＵの暴走検出回路の一実施例を示
したブロック図である。１はプログラムを実行すると共
に本回路の一部を構戒するμＣＰＵ、２はμＣＰＵＩの
暴走を監視する監視回路で、アドレスデータを保持する
メモリ２１とアドレスバス４上のアドレスと前記メモリ
２１内のアドレスとを比較する比較回路２２を有してい
る。３はμＣＰＵＩから出力されるアドレスをチップイ
ネーブル信号にデコードするデコーダ、４はμＣＰＵＩ
に接続されているアドレスバス、５はμＣＰＵＩに接続
されているデータパスである。
１図は本発明のμＣＰＵの暴走検出回路の一実施例を示
したブロック図である。１はプログラムを実行すると共
に本回路の一部を構戒するμＣＰＵ、２はμＣＰＵＩの
暴走を監視する監視回路で、アドレスデータを保持する
メモリ２１とアドレスバス４上のアドレスと前記メモリ
２１内のアドレスとを比較する比較回路２２を有してい
る。３はμＣＰＵＩから出力されるアドレスをチップイ
ネーブル信号にデコードするデコーダ、４はμＣＰＵＩ
に接続されているアドレスバス、５はμＣＰＵＩに接続
されているデータパスである。
次に本実施例の動作について説明する。μｃｐＵ１はプ
ログラムを構戒する最初のモジュールの実行を行うとき
に、監視回路２を動作状態とするため、監視回路２を選
択するアドレスをアドレスバス４上に送出する。デコー
ダ３はこのアドレスバス４上に送出された前記アドレス
をデコードしてチップイネーブル信号を作或し、これを
監視回Ｆ＃！２のＣＥ端子に出力してこの監視回路２を
動作可能状態とする。その後、μＣＰＵＩは最初のモジ
ュールを実行するためのアクセスエリアを抽出して、こ
れを示すアドレスデータをデータバスラを介して監視回
路２に送る。監視回路２はμＣＰＵ１から送られてきた
アドレスデータをメモリ２１に書き込んで保持する。次
にμＣＰＵＩは前記最初のモジュールの実行を行う。こ
の実行に際して、μＣＰＵＩからアドレスバス４上には
前記モジュールのアクセスエリア内のアドレスデータが
送出される。監視回！Ｉ１２の比較回ｒ４２２はアドレ
スバス４上のアドレスがメモリ２１内に保持されている
アドレスの中にあるか否かを比較する。
ログラムを構戒する最初のモジュールの実行を行うとき
に、監視回路２を動作状態とするため、監視回路２を選
択するアドレスをアドレスバス４上に送出する。デコー
ダ３はこのアドレスバス４上に送出された前記アドレス
をデコードしてチップイネーブル信号を作或し、これを
監視回Ｆ＃！２のＣＥ端子に出力してこの監視回路２を
動作可能状態とする。その後、μＣＰＵＩは最初のモジ
ュールを実行するためのアクセスエリアを抽出して、こ
れを示すアドレスデータをデータバスラを介して監視回
路２に送る。監視回路２はμＣＰＵ１から送られてきた
アドレスデータをメモリ２１に書き込んで保持する。次
にμＣＰＵＩは前記最初のモジュールの実行を行う。こ
の実行に際して、μＣＰＵＩからアドレスバス４上には
前記モジュールのアクセスエリア内のアドレスデータが
送出される。監視回！Ｉ１２の比較回ｒ４２２はアドレ
スバス４上のアドレスがメモリ２１内に保持されている
アドレスの中にあるか否かを比較する。
μＣＰＵＩが暴走せずに上記モジュールを正常に実行し
ている間は、比較回路２２においてアドレスバス４上の
アドレスとメモリ２１内のアドレスとの間に不一致が生
じないが、μＣＰＵＩが暴走するとメモリ２１内に保持
されているアドレス以外のアドレスがアドレスバス４上
に送出されるため、比較回路２２において前記両アドレ
スの間に不一致が生じ、比較回路２２はμＣＰＵＩが暴
走したことを検出する。監視回路２はμＣＰＵ１が暴走
したことを検出すると、μＣＰＵＩのＮＭＩ端子に信号
を与えてμＣＰＵＩの動作を停止させる。
ている間は、比較回路２２においてアドレスバス４上の
アドレスとメモリ２１内のアドレスとの間に不一致が生
じないが、μＣＰＵＩが暴走するとメモリ２１内に保持
されているアドレス以外のアドレスがアドレスバス４上
に送出されるため、比較回路２２において前記両アドレ
スの間に不一致が生じ、比較回路２２はμＣＰＵＩが暴
走したことを検出する。監視回路２はμＣＰＵ１が暴走
したことを検出すると、μＣＰＵＩのＮＭＩ端子に信号
を与えてμＣＰＵＩの動作を停止させる。
μＣＰＵＩは最初のモジェールを実行して正常終了する
と、次のモジュールを実行する前に、次のモジュールの
アクセスエリアを示すアドレスデータをアドレスバス４
を介して監視回路２のメモリ２１に送って、これをメモ
リ２１に保持させる。
と、次のモジュールを実行する前に、次のモジュールの
アクセスエリアを示すアドレスデータをアドレスバス４
を介して監視回路２のメモリ２１に送って、これをメモ
リ２１に保持させる。
尚、この際メモリ２ｌは新しいアドレスデータでオーバ
ーライトされ、旧アドレスデータは消去される。その後
、μＣＰＵＩは次のモジュールの実行を開始する。
ーライトされ、旧アドレスデータは消去される。その後
、μＣＰＵＩは次のモジュールの実行を開始する。
第２図は上記μＣＰＵの動作を示したフローチャートで
ある。まず、ステップ２０１にて監視回路２を動作可能
状態とした後、ステップ２０２にて、これから実行する
モジュール（プログラム）のアクセスエリアを示すアド
レスデータを監視回路２に送出する。ステップ２０３に
て前記モジュ一ルの実行を行い、ステップ２０４にてＮ
ＭＩ端子オンか否かを判定し、オンならばステップ２０
７へ進んで動作を停止する。ＮＭＩ端子がオンで無い場
合はステップ２０５にて前記モジュールの実行が終了し
たか否かを判定し、終了してない場合はステップ２０３
へ戻り、終了した場合はステップ２０６へ進んで、次に
実行すべきモジュールがあるか否かを判定し、ある場合
はステップ２０２に戻り、ない場合は処理を終了する。
ある。まず、ステップ２０１にて監視回路２を動作可能
状態とした後、ステップ２０２にて、これから実行する
モジュール（プログラム）のアクセスエリアを示すアド
レスデータを監視回路２に送出する。ステップ２０３に
て前記モジュ一ルの実行を行い、ステップ２０４にてＮ
ＭＩ端子オンか否かを判定し、オンならばステップ２０
７へ進んで動作を停止する。ＮＭＩ端子がオンで無い場
合はステップ２０５にて前記モジュールの実行が終了し
たか否かを判定し、終了してない場合はステップ２０３
へ戻り、終了した場合はステップ２０６へ進んで、次に
実行すべきモジュールがあるか否かを判定し、ある場合
はステップ２０２に戻り、ない場合は処理を終了する。
本実施例によれば、μＣＰＵの暴走が始まり、予め決め
られたエリア以外のアドレスにアクセスを開始すると、
この時点で監視回路２はμＣＰＵの暴走を検出して、こ
れをμＣＰＵに知らせるため、μＣＰＵの暴走からこれ
を検出するまでのタイムラグがほとんどなく、μＣＰＵ
が暴走した直後に、このμＣＰＵ１を停止させることが
できる。
られたエリア以外のアドレスにアクセスを開始すると、
この時点で監視回路２はμＣＰＵの暴走を検出して、こ
れをμＣＰＵに知らせるため、μＣＰＵの暴走からこれ
を検出するまでのタイムラグがほとんどなく、μＣＰＵ
が暴走した直後に、このμＣＰＵ１を停止させることが
できる。
又、監視回路２の、暴走監視動作はμＣＰＵＩが実行す
るモジュール毎に行われるため、μＣＰＵ１，がいずれ
のモジュールを実行中に暴走したかを知ることができる
。
るモジュール毎に行われるため、μＣＰＵ１，がいずれ
のモジュールを実行中に暴走したかを知ることができる
。
以上記述した如く本発明のμＣＰＵの暴走検出回路によ
れば、μＣＰＵの暴走を直ちに検出することができると
共に、いずれのモジュールで暴走が生じたかを知ること
ができる。
れば、μＣＰＵの暴走を直ちに検出することができると
共に、いずれのモジュールで暴走が生じたかを知ること
ができる。
第ｌ図は本発明のμＣＰＵの暴走検出回路の一実施例を
示したブロック図、第２図は第１図に示したμＣＰＵの
動作フローチャートである。 １・・・μＣＰＵ ２・・・監視回路 ３・・・デコーダ ２１・・・メモリ ２２・・・比較回路
示したブロック図、第２図は第１図に示したμＣＰＵの
動作フローチャートである。 １・・・μＣＰＵ ２・・・監視回路 ３・・・デコーダ ２１・・・メモリ ２２・・・比較回路
Claims (1)
- μＣＰＵの暴走を検出するμＣＰＵの暴走検出回路にお
いて、アドレスデータを保持するアドレスデータ保持手
段と、前記μＣＰＵがこれから実行しようとしているプ
ログラムのアクセスエリアを示すアドレスデータを抽出
するアドレスデータ抽出手段と、このアドレスデータ抽
出手段によって抽出されたアドレスデータを前記アドレ
スデータ保持手段に送って保持させるアドレスデータ送
出手段と、前記μＣＰＵが前記プログラムの実行中にア
クセスするアドレスと前記アドレスデータ保持手段に保
持されているアドレスとを比較する比較手段と、この比
較手段によって前記μＣＰＵがアクセスするアドレスが
前記アドレスデータ保持手段に保持されているアドレス
の中にないと判定された場合に、前記μＣＰＵにこのμ
ＣＰＵの暴走検出を知らせてこのμＣＰＵの動作を停止
させる暴走検出手段とを具備したことを特徴としたμＣ
ＰＵの暴走検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1157351A JPH0322148A (ja) | 1989-06-20 | 1989-06-20 | μＣＰＵの暴走検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1157351A JPH0322148A (ja) | 1989-06-20 | 1989-06-20 | μＣＰＵの暴走検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0322148A true JPH0322148A (ja) | 1991-01-30 |
Family
ID=15647779
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1157351A Pending JPH0322148A (ja) | 1989-06-20 | 1989-06-20 | μＣＰＵの暴走検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0322148A (ja) |
-
1989
- 1989-06-20 JP JP1157351A patent/JPH0322148A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100243460B1 (ko) | 2 단계 체크포인트를 갖는 컴퓨터 시스템 | |
| CN110187996A (zh) | Bmc主进程故障诊断方法、装置、设备及可读存储介质 | |
| CN114064132A (zh) | 一种系统宕机恢复方法、装置、设备和系统 | |
| US6463492B1 (en) | Technique to automatically notify an operating system level application of a system management event | |
| JPH02294739A (ja) | 障害検出方式 | |
| JPH0322148A (ja) | μＣＰＵの暴走検出回路 | |
| CN115904793B (zh) | 一种基于多核异构系统的内存转存方法、系统及芯片 | |
| JP3161444B2 (ja) | 障害ロギングシステム、方法およびプログラムを記憶した記憶媒体 | |
| JPS58181160A (ja) | 緊急動作制御方式 | |
| KR910010317A (ko) | Cpu의 동작모드를 체크하면서 리쥼처리를 하는 리쥼제어 시스템 및 방법 | |
| JP3214079B2 (ja) | Ｃｐｕの異常検出装置 | |
| JPS6155748A (ja) | 電子計算機システム | |
| JPH02207347A (ja) | ソフトウェア障害検出方法 | |
| JP2879480B2 (ja) | 冗長計算機システムの同期外れ時の切替方式 | |
| JPH06149762A (ja) | 計算機システムの競合動作試験方式 | |
| JPH01134637A (ja) | 情報処理システムのストール監視方式 | |
| JP2770051B2 (ja) | 入出力制御装置 | |
| JP3473002B2 (ja) | データ処理装置およびデータ処理方法 | |
| JP2865128B2 (ja) | メモリ不正アクセス検出方式 | |
| JPH0149975B2 (ja) | ||
| JPH0581051A (ja) | リソース破壊監視方式 | |
| JPH0469744A (ja) | マイクロコンピュータの暴走検知装置 | |
| JPS63279337A (ja) | 情報処理システムのスト−ル監視方式 | |
| JPH0644201A (ja) | 共有メモリを用いたコンピュータシステムの監視装置 | |
| JPH0328938A (ja) | マイクロコンピュータ装置 |