JPH03222409A

JPH03222409A - 半導体装置の製造方法

Info

Publication number: JPH03222409A
Application number: JP2018404A
Authority: JP
Inventors: Takeo Hashimoto; 橋本　武夫
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1990-01-29
Filing date: 1990-01-29
Publication date: 1991-10-01
Anticipated expiration: 2012-06-04
Also published as: JP2616091B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野コ本発明はフォトレジスト膜を使用して被加工膜を所望の
パターンに成形する半導体装置の製造方法に関し、特に
ＭＯ８型集積回路等のように半導体基板表面に段差を有
する半導体装置にゲート電極を形成する場合に好適の半
導体装置の製造方法に関する。

［従来の技術］ＭＯ８型集積回路においては、ゲート電極の寸法が集積
回路装置の特性及び製造歩留りに大きな影響を与える。

このため、ゲート電極形成工程においては、寸法精度を
厳しく管理する必要がある。

第３図は従来の半導体装置の製造方法の１例を示す断面
図である。

先ず、半導体基板２１の素子分離領域に絶縁分離層２２
を選択的に形成する。そして、基板２１の全面にゲート
電極となるシリコン多結晶層２３を被覆形成する。この
場合に、絶縁分離層２２が形成されている素子分離領域
と絶縁分離層２２が形成されていない活性領域との境界
部において、シリコン多結晶層２３に段差が形成される
。

次に、このシリコン多結晶層２３上に約１．２μｍの厚
さでポジティブ型フォトレジスト膜２４を形成する。そ
して、波長が４３Ｇｎｍのｇ線を使用する縮小投影露光
装置により、フォトレジスト膜２４に所定のマスクパタ
ーンを転写する。

次に、テトラメチルアンモニウムハイドロオキサイド（
ＴＭＡＨ）を主成分とする有機アルカリ現像液を使用し
て、フォトレジスト膜２４に現像処理を施す。これによ
り、所定のパターンのレジスト膜を得る。その後、ポス
トベーク処理を施した後、このレジスト膜をマスクとし
、平行平板型リアクティブイオンエツチング装置を使用
して、シリコン多結晶層２３にドライエツチングを施す
。

これにより、シリコン多結晶層２３は所定のゲート電極
パターンに成形される。

次いで、レジスト膜をプラズマ又は酸により剥離する。

このようにして、所定のゲート電極を有する半導体装置
を製造することができる。

［発明が解決しようとする課題］しかしながら、上述した従来の半導体装置の製造方法に
は、面積が異なる複数の活性領域に所定の幅でゲート電
極等を形成しようとすると、寸法精度を高精度で制御す
ることができなくなるという欠点がある。以下に、その
理由について説明する。

第４図は、半導体基板上に塗布されたフォトレジスト膜
に幅が１μｍの線を１μｍの間隔で配列したパターンを
ｇ線縮小投影露光装置を使用して転写したときのフォト
レジスト膜の膜厚とレジストパターンの線幅との関係を
示すグラフ図である。

第４図は横軸にフォトレジスト膜の膜厚をとり、縦軸に
フォトレジスト膜と基板との界面におけるレジストパタ
ーンの線幅をとっである。

この第４図から明らかなように、フォトレジスト膜の膜
厚に対して、転写したパターンの線幅が正弦波状に変化
する。この現象は干渉効果として知られている。この干
渉効果は、基板上に塗布されたフォトレジスト膜に入射
した単波長の露光光が基板から反射してきた反射光と干
渉し、このためフォトレジスト膜の厚さ方向で吸収され
る光エネルギー量が異なってしまうことに起因して発生
する。この干渉効果のために、フォトレジスト膜の膜厚
のバラツキが現像処理後のレジスト膜のパターン幅のバ
ラツキに影響を与える。従って、フォトレジスト膜の膜
厚は可及的に均一であることが好ましい。

ところで、絶縁分離層により素子分離され、面積が相互
に異なる種々の活性領域を有する半導体基板上にフォト
レジスト膜をスピンフートにより形成すると、第３図に
示すように、活性領域が狭い部位のフォトレジスト膜の
膜厚ｄ１と広い部位のフォトレジスト膜の膜厚ｄ２とは
一異なり、活性領域の面積に応じてフォトレジスト膜の
膜厚が変化してしまう。

第５図は横軸に活性領域の面積Ｓ（μｍ２）の対数をと
り、縦軸にフォトレジスト膜の膜厚をとって、両者の関
係を示したグラフ図である。この第５図から明らかなよ
うに、活性領域の面積が大きくなると、フォトレジスト
膜の膜厚は薄くなってしまう。

第８図は、面積Ｓが相互に異なる３種類の活性領域をス
ピンコードにより形成したフォトレジスト膜で被覆し、
各活性領域のフォトレジスト膜に同一の幅のゲート電極
パターンを転写した後、レジスト膜のパターン幅を調べ
た結果を示すグラフ図である。この第６図から明らかな
ように、活性領域の面積が異なることにより、０．１７
μｍ程度のパターン寸法偏差が発生する。従って、従来
の方法においては、ゲート電極等の寸法を高精度で制御
することが困難である。

なお、干渉効果の外にフォトレジスト膜の膜厚がレジス
トパターン幅に影響を与えるものとして、バルク効果が
ある。即ち、露光後のフォトレジスト膜を現像して得た
レジスト膜のパターンは、その上部の幅よりも底部の幅
の方が若干広くなる。

このため、フォトレジスト膜の膜厚が異なると、現像処
理後のレジスト膜のパターン幅にバラツキが発生する。

しかしながら、通常のゲート電極パターンの場合、この
バルク効果によりレジスト膜のパターン幅が変化する割
合は、干渉効果に比して極めて小さい。

本発明はかかる問題点に鑑みてなされたものであって、
干渉効果によるパターン寸法偏差が抑制され、転写パタ
ーンの寸法を高精度で制御することができる半導体装置
の製造方法を提供することを目的とする。

［課題を解決するための手段］本発明に係る半導体装置の製造方法は、半導体基板上に
被加工膜を形成する工程と、この被加工膜上にフォトレ
ジスト膜を形成する工程と、このフォトレジスト膜上に
露光光に対して透光性を有する樹脂膜を形成する工程と
、この樹脂膜を介して露光することにより前記フォトレ
ジスト膜に所定のパターンを転写する工程と、前記透光
性樹脂膜を除去する工程と、前記フォトレジスト膜に現
像処理を施して前記所定のパターンのレジスト膜を形成
する工程と、このレジスト膜をマスクとして前記被加工
膜を前記所定のパターンに成形する工程とを有すること
を特徴とする。

［作用］本発明においては、フォトレジスト膜上に所定の露光光
に対して透光性を有する樹脂膜を形成する。この場合に
、フォトレジスト膜の膜厚が不均一であっても、例えば
屈折率がフォトレジスト膜と略々同一である透光性樹脂
膜を、フォトレジスト膜の膜厚と透光性樹脂膜の膜厚と
の和が全ての活性領域で同一になるようにフォトレジス
ト膜上に形成する。そうすると、所定のパターンで露光
した場合に、干渉効果によるレジスト膜のパターン幅の
寸法偏差が抑制される。これにより、所定の幅で高精度
でレジスト膜パターンを形成することができる。

また、透光性樹脂膜の屈折率及び膜厚等を適正に選択す
ることにより、フォトレジスト膜及び透光性樹脂膜の膜
厚の和が各活性領域で異なっていても、全ての活性領域
において干渉効果による影響を同一にすることができる
。これにより、現像後のレジスト膜のパターン寸法偏差
が抑制されるため、被加工膜を所望の幅に高精度で成形
することができる。

［実施例コ次に、本発明の実施例について添付の図面を参照して説
明する。

第１図（ａ）乃至（ｄ）は本発明の第１の実施例方法を
工程順に示す断面図である。

先ず、第１図（ａ）に示すように、半導体基板１の表面
に絶縁分離層２を選択的に形成する。そして、所定のゲ
ート電極パターンに成形すべきシリコン多結晶層３を気
相成長法により基板１の全面に形成する。その後、この
シリコン多結晶層３上にノボラック樹脂とナフトキノン
ジアジドスルホン酸エステルからなる通常のポジティブ
型フォトレジスト膜４を形成する。この場合に、面積が
大きい活性領域においては、面積が小さい活性領域に比
してフォトレジスト膜４の膜厚が薄くなる。

次に、第１図（ｂ）に示すように、フォトレジスト膜４
上にＰＶＡ　（ポリビニルアルコール）膜５を例えば５
００人の厚さで形成する。そして、例えばｍｔ　ｐクレ
ゾールをモノマーとするノボラック樹脂のように、ｇ線
の透過率が高く且つ屈折率がフォトレジストに近い樹脂
を溶剤に溶解して極めて低粘度の溶液にし、スピンコー
ドによりこの溶液をＰＶＡ膜５上に塗布して透光性樹脂
膜６を形成する。この場合に、樹脂膜８の膜厚を約１．
０μｍと比較的厚くして、その上面が平坦になるように
する。なお、ＰｖＡ膜５の材料であるポリビニルアルコ
ールは水溶性の樹脂である。また、このＰＶＡ膜５はフ
ォトレジスト膜４と樹脂膜８とが接触して両者が混合す
ることを防止するために形成するものである。

次に、ｇ線を露光光とする１１５縮小投影露光装置を使
用して、活性領域のフォトレジスト膜４に、例えば幅が
１．０μｍの所定のゲート電極パターンを転写する。こ
のとき、各活性領域におけるフォトレジスト膜４及び樹
脂膜６の膜厚の和は同一であるので、干渉効果に起因す
る各活性領域の転写パターンの寸法のバラツキが抑制さ
れる。

次に、第１図（Ｃ）に示すように、樹脂膜６を除去する
。樹脂膜θの除去は、スピンナーのスピンチャック上に
固定した半導体基板１に、例えばエチルセルソルブアセ
テ−）　（ＥＣＡ）をノズルから数回供給して樹脂膜６
を溶解した後、高速で基板１を回転させることにより行
なうことが好ましい。

次に、第１図（ｄ）に示すように、例えば濃度が２．３
８重量％のテトラメチルアンモニウムハイドロオキサイ
ド水溶液等のを機アルカリ現像液によりフォトレジスト
膜４に現像処理を施す。これにより、不要部分のフォト
レジスト膜４が除去されて所定のパターンのレジスト膜
４ａが得られる。

なお、ＰＶＡ膜５は水溶性であるため、現像処理前のプ
リウェット処理により完全に除去する。また、プリウェ
ット処理を行なわない場合でも、現像液が基板１上に供
給されると、ＰＶＡ膜５は現像液に数秒で完全に溶解し
て除去される。

次いで、従来と同様に、レジスト膜４ａをマスクとして
、シリコン多結晶層３をエツチングする。

その後、レジスト膜４ａを除去する。これにより、所定
のパターンでゲート電極を形成することができる。

本実施例においては、上述の如く、屈折率がフォトレジ
スト膜４のそれと略々同一の樹脂膜６をフォトレジスト
膜４上に各活性領域におけるレジスト膜４及び樹脂膜６
の膜厚の和か略々同一になるように形成した後、フォト
レジスト膜４の露光を行なうので、干渉効果に起因する
パターン幅のバラツキが回避され、各活性領域における
ゲート電極の幅を高精度で所定値に制御することができ
る。

第２図（ａ）乃至（Ｃ）は本発明の第２の実施例方法を
工程順に示す断面図である。

先ず、第２図（ａ）に示すように、第１の実施例と同様
にして、半導体基板１１上に絶縁分離層１２を選択的に
形成する。その後、基板１１の全面にシリコン多結晶層
１３及びフォトレジスト膜１４を形成する。

次に、第２図（ｂ）に示すように、フォトレジスト膜１
４上にＰＶＡ等の水溶性樹脂膜１５を塗布する。その後
、露光装置により所定のパターンをフォトレジスト膜１
４に転写する。

このとき、面積が小さい活性領域のフォトレジスト膜１
４及び水溶性樹脂膜工５の膜厚を夫々ｄ１及びｔ□とし
、面積が大きい活性領域のフォトレジスト膜１４及び水
溶性樹脂膜１５の膜厚を夫々ｄ２及びｔ２とし、フォト
レジスト膜１４の屈折率をｎＲ１水溶性樹脂膜１５の屈
折率をｎｐとすると、下記（１）式が成立すれば干渉効
果による寸法偏差を回避することができる。

ｄｘｎＲ＋ｔ＋ｎｐ＝（ＬｎＩ？＋ｔ２ｎｐ　　・（１）従って、この（１）式を満足させるようにフォトレジス
ト膜１４及び樹脂膜１５を形成する。この場合に、フォ
トレジスト膜１４の厚さｄｔ＋ｄ２及び屈折率ｎＲを所
望の値に設定することは、プロセスの制約上困難な場合
がある。しかし、水溶性樹脂膜１５の材質及び塗布方法
等を選択することにより、樹脂膜１５の厚さｔ８．ｔ２
及び屈折率ｎＰを調整して、前記（１）式を満足させる
ことができる。これにより、干渉効果に起因する転写パ
ターンの寸法のバラツキが抑制される。

次に、第２図（Ｃ）に示すように、第１の実施例と同様
にしてフォトレジスト膜１４に現像処理を施す。この場
合に、水溶性樹脂膜１５はプリウェット処理において除
去され、所定のパターンのレジスト膜１４ａを得ること
ができる。

次いで、従来と同様に、このレジスト膜１４ａをマスク
として、シリコン多結晶層１３をエツチングする。その
後、レジスト膜１４ａを除去することにより、所定のパ
ターンのゲート電極を得ることができる。

本実施例においては、上述の如く、水溶性樹脂膜１５の
膜厚及び屈折率を適正に選択することにより、第１の実
施例と同様の効果を得ることができる。また、本実施例
においては、フォトレジスト膜１４上に形成する樹脂膜
１５が水溶性であるため、第１の実施例に比して工程数
を減少することができるという効果もある。

［発明の効果コ以上説明したように本発明によれば、フォトレジスト膜
上に透光性樹脂膜を形成した後、この樹脂膜を介してフ
ォトレジスト膜に露光を行なうから、干渉効果による転
写パターンの寸法偏差を抑制することができる。このた
め、例えばＭＯ８型集積回路において、相互に面積が異
なる複数の活性領域に、夫々所定の幅でゲート電極を形
成することができるため、集積回路装置の特性及び製造
歩留りが向上するという効果を奏する。

【図面の簡単な説明】

第１図（ａ）乃至（ｄ）は本発明の第１の実施例方法を
工程順に示す断面図、第２図（ａ）乃至（ｃ）は本発明
の第２の実施例方法を工程順に示す断面図、第３図は従
来の半導体装置の製造方法の１例を示す断面図、第４図
は線幅及び間隔が１μｍのパターンを転写したときのフ
ォトレジスト膜の膜厚と転写パターンの線幅の関係を示
すグラフ図、第５図は活性領域の面積とフォトレジスト
膜の膜厚との関係を示すグラフ図、第６図は活性領域の
面積とフォトレジスト膜に転写したパターン寸法との関
係を示すグラフ図である。１．１１，２１；半導体基板、２，１２，２２；絶縁分
離層、３．１３，２３；シリコン多結晶層、４．１４．
２４；フォトレジスト膜、５；ＰＶＡ膜、６．透光性樹
脂膜、

Claims

【特許請求の範囲】

（１）半導体基板上に被加工膜を形成する工程と、この
被加工膜上にフォトレジスト膜を形成する工程と、この
フォトレジスト膜上に露光光に対して透光性を有する樹
脂膜を形成する工程と、この樹脂膜を介して露光するこ
とにより前記フォトレジスト膜に所定のパターンを転写
する工程と、前記透光性樹脂膜を除去する工程と、前記
フォトレジスト膜に現像処理を施して前記所定のパター
ンのレジスト膜を形成する工程と、このレジスト膜をマ
スクとして前記被加工膜を前記所定のパターンに成形す
る工程とを有することを特徴とする半導体装置の製造方
法。