JPH03224238A - バイポーラトランジスタの製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は、高性能バイポーラ集積回路に適した微細エミ
ッタ構造をもつバイポーラトランジスタの製造方法に関
する。

（従来の技術） バイポーラ集積回路の高集積化、高速化には、トランジ
スタの横方向および縦方向の微細化が必要である。縦方
向の微細化技術の一つに、エミッタ拡散源兼エミッタ電
極として多結晶シリコン膜を用いる多結晶シリコン・エ
ミッタ技術が広く用いられている。また横方向の微細化
に対しては、ベースとエミッタとを自己整合させる各種
自己整合技術が考えられている。これらの技術により現
在までのところ、エミッタ幅がサブミクロンのオーダー
でしゃ新局波数１０ＧＨｚ以上のバイポーラトランジス
タが得られている。

しかしながら、従来のバイポーラトランジスタの製造法
には次のような問題がある。例えばエミッタ幅がサブミ
クロンになると、電流増幅率やしゃ断周波数の低下が認
められることである。このことを具体的に第５図（ａ）
〜（ｃ）を参照して説明する。これらの図において、２
１はｎ型コレクタ層となるウェハであり、２２はｐ型内
部ベース層、２３はｐ＋梨型外ベース層である。２５は
、外部ベース層の拡散源兼ベース引出し電極となる第１
の多結晶シリコン膜、２６はエミッタ層拡散源兼エミッ
タ引出し電極となる第２の多結晶シリコン膜であり、こ
れら多結晶シリコン膜間は酸化膜２７により分離されて
いる。ここでエミッタ層２４は、従来のようにウェハ露
出面に直接拡散層を形成せず、多結晶シリコン膜２６を
堆積してこれにイオン注入によりヒ素をドープした後、
熱処理をしてそのヒ素をウェハ面に浅く拡散させる、と
いう方法により形成する。ところが本発明者らの実験に
よると、この様な方法によりエミッタ幅０．８．程度迄
は高い電流増幅率としゃ断周波数が得られるが、エミッ
タ幅がこれ以下になると、第２図および第３図に破線で
示したようにこれらの性能が大きく低下することが認め
られた。これは次のような理由による。

エミッタ層形成用の開口が例えば、０．４−程度と小さ
くなると、第５図（ｂ）に示したように第２の多結晶シ
リコン膜２６の膜厚ｔｉに対して、狭い凹部をなすエミ
ッタ開口部ではこれが１．５〜２倍の膜厚ｔ２となる。

この状態で、第５図（ａ）のように十分なエミッタ開口
がある場合と同様の条件で第２の多結晶シリコン膜２６
にイオン注入を行い、熱処理をしても、エミッタ開口部
での膜厚が厚いために所定のエミッタ拡散深さが得られ
ない。予め形成されている内部ベース層２２の厚みが第
５図（ａ）の場合と同じであるとすれば、第５図（ｂ）
の場合はエミッタ拡散深さが小さくなる分だけ実効的な
ベース層幅が大きくなり、これが電流増幅率の低下およ
びしゃ断周波数の低下をもたらす。第２の多結晶シリコ
ン膜２６の膜厚を薄くすれば、第５図（ｃ）に示したよ
うに、狭いエミッタ開口内も第５図（ａ）の場合と同様
にほぼ一定の膜厚とすることが可能である。しかしなが
らこのようにしても、第５図（Ｃ）に示すように拡散用
のエミッタ開口幅ａに対する実効的なエミッタ開口幅す
は非常に小さいので、所定のエミッタ拡散層が得らない
。即ち第２の多結晶シリコン膜２６のうち開口側壁に形
成された膜厚の厚い部分はイオン注入により表面部に不
純物が注入されても、有効な不純物拡散源として働かず
１本来の開口幅ａが小さくなればなる程、有効な開口幅
すの比率ｂ　／　ａは小さくなる。従って結局、開口幅
が大きい時と同じイオン注入条件、熱処理条件では、こ
の場合も所定のエミッタ拡散深さが得られない。結局、
第５図（ｂ）、　（ｃ）いずれの場合も、従来の多結晶
シリコン・エミッタ技術ではエミッタ領域に必要な濃度
の不純物を供給することができない、ということになる
。

そして以上のようにエミッタ幅により特性が異なること
は、複数の素子を形成するバイポーラ集積回路にとって
は非常に不都合であるゎ例えば、エミッタ幅がＯ，Ｓ、
程度の小さい素子からなる内部回路部分で必要なエミッ
タ層拡散深さを得ようとすると、Ｉ１０バッファ領域な
どエミッタ幅が大きい素子ではエミッタ層拡散深さが大
きくなり過ぎ、耐圧の低下を招く。

（発明が解決しようとする課題） 以上のように従来の高性能バイポーラトランジスタの製
造方法は、エミッタ幅をサブミクロンまで微細化した時
に性能劣化が認められる等の難点があり、安定に高速性
能を発揮することができない、という問題があった。

本発明は、この様な問題を解決したバイポーラトランジ
スタの製造方法を提供することを目的とする。

〔発明の構成〕

（課題を解決するための手段） 本発明は上記事情に鑑みて為されたもので第１の発明は
、第１導電型のコレクタ層を有する半導体ウェハの素子
形成領域上に第２導電型の不純物が添加された所定パタ
ーンのベース引出し電極を形成する工程と、このベース
引出し電極表面に絶縁膜を形成する工程と、前記ベース
引出し電極内の不純物を前記半導体ウェハに拡散させて
第２導電型の外部ベース層を形成する工程と、この外部
ベース層に接して第２導電型の内部ベース層を形成する
工程と、この内部ベース層表面およびその周囲の前記絶
縁膜上に第１導電型の不純物が添加された第１のエミッ
タ引出し電極膜を形成する工程と、この第１のエミッタ
引出し電極膜上に第２のエミッタ引出し電極膜を形成す
る工程と、熱処理を行って前記第１のエミッタ引出し電
極膜の不純物を拡散させて前記内部ベース層表面に第１
導電型のエミッタ層を形成する工程と、を備えたことを
特徴とするバイポーラトランジスタの製造方法を提供す
るものである。

また、第２の発明は、第１導電型のコレクタ層を有する
半導体ウェハの素子影領域上に第２導電型の不純物が添
加された所定パターンのベース９出し電極膜を形成する
工程と、 このベース引出し電極表面に絶縁膜を形成する工程と、 前記ベース引出し電極内の不純物を前記半導体ウェハに
拡散させて第２導電型の外部ベース層を形成する工程と
。

内部ベース層を形成すべき半導体ウェハ表面及びその周
囲の前記絶縁膜上に第２導電型の不純物及び第１導電型
の不純物が添加された第１のエミッタ引出し電極膜を形
成する工程と、 熱処理を行なって前記第１のエミッタ引出し電極の不純
物を拡散させて半導体ウェハに第２導電型の内部ベース
層と第１導電型のエミッタ層を形成する工程と、 この第１のエミッタ引出し電極膜上に第２のエミッタ引
出し電極膜を形成する工程とを備えたことを特徴とする
バイポーラトランジスタの製造方法を提供するものであ
る。

（作　用） 本発明は、多結晶シリコン・エミッタ技術を改良したも
のと言うことができる。即ちエミッタ引出し電極を形成
する膜を二層構造とし、好ましくは膜厚を薄く設定した
第１のエミッタ引出し電極にイオン注入した不純物によ
って内部ベース及びエミッタ層を形成することにより、
エミッタ開口が例えば０．８．以下と小さい場合にも内
部ベース及びエミッタ層の不純物濃度を必要な値に確保
することが容易にできる。第２のエミッタ引出し電極膜
は、薄い第１のエミッタ引出し電極膜のみの場合にこの
上に形成される金属エミッタ電極との反応による影響を
防止すると共に、ベースからエミッタに注入された正孔
が金属エミッタ電極領域で再結合を起こして電流増幅率
が低下するのを防止する働きをする。これにより、短い
エミッタ幅まで電流増幅率や遮断周波数の低下のない高
性能バイポーラトランジスタが得られる。

更に本発明によれば、エミッタ形成工程の改良に加えて
、外部ベース、内部ベースおよびエミッタの完全な自己
整合を可能としており、バラツキの極めて少ない寸法精
度を実現してパイポーラトランジスタの高性能化を図る
ことができる。

（実施例） 以下１本発明の実施例を図面を参照して説明する。

第１図（ａ）〜（ｊ）は、一実施例のバイポーラトラン
ジスタの製造工程を示す断面図である。第１図（ａ）に
示すように先ず、ｐ型Ｓｉ基板１にｎ生型コレクタ埋込
み層２を形成し、この上にコレクタ層となるｎ型エピタ
キシャル層３を形成する。ｎ型エピタキシャル層３は、
例えば気相成長法により不純物濃度Ｉ　ＸＩＯ”／ａｍ
のｎ型層として形成する。

続いてこのウェハに素子分離領域に溝を形成し、またベ
ース、エミッタ領域とコレクタ・コンタクト領域の間の
分離領域に溝を形成した後、選択酸化を行うことにより
、この溝に素子分離用酸化膜４および電極間分離用酸化
膜５を形成する。なお、コレクタ・コンタクト領域は図
示されていない。

こうして素子分離されたウェハの全面に、熱酸化により
厚さ２００人程皮酸シリコン酸化膜６を形成する。次い
で、耐酸化性絶縁膜としてシリコン窒化膜７を１０００
人程度堆積し、更に第１のマスク材料膜としてＣＶＤ酸
化膜を厚さ５０００人程度堆積する。このＣＶＤ酸化膜
を写真食刻法によりパターニングし、内部ベース領域予
定部および素子分離領域上に酸化膜パターン８１〜８．
を残す（第１図（ａ））。

このときのパターニングには反応性イオンエツチングを
用い、厚い酸化膜８にほぼ垂直な壁をもたせる。

次に、第１の導体膜として第１層多結晶シリコン［９を
堆積する。この第１の多結晶シリコン膜９の膜厚は、３
５００人程度皮酸る。続いて第２のマスク材料膜として
フォトレジストを全面に壁布し、表面を平坦化した後、
０２プラズマ雰囲気中でエッチバックすることにより、
酸化膜８上の第１層多結晶シリコン膜９の表面を露出さ
せる。即ち第１図（ｂ）に示すように、フォトレジスト
パターン１０が第１層多結晶シリコン膜９の凹部に埋め
込まれた状態を形成する。

次にフォトレジストパターン１０をマスクとしてＲＩＥ
により第１の多結晶シリコン膜９をエツチングする。酸
化膜パターン８１〜８．が露出した後は、フォトレジス
トパターン１０と共にこの酸化膜パターン８１〜８３を
もマスクとして用いる。こうして、フォトレジスト１０
の下にのみ第１層多結晶シリコン膜９が残るまで、第１
層多結晶シリコン膜９のエツチングを続ける。更に、露
出した窒化膜７をもエツチング除去する。これらのエツ
チングには、方向性のある異方性エツチングを用いるこ
とができるが、オーバーハングが形成されないＲＩＥを
用いた方が好ましい。窒化膜７がエツチングされて酸化
膜６が露出したら、この酸化膜はＮＨ，Ｆ溶液を用いて
エツチング除去し、ウェハ表面を露出させる。こうして
外部ベース領域形成用の第１の開口Ａが形成される（第
１図（Ｃ））。なお、ウェハ表面を露出させる酸化膜エ
ツチングもＲＩＥにより行うことができる。酸化膜とエ
ピタキシャル層との間で十分なエツチング選択比がとれ
るから、ウェハにダメージが入らないようにすることは
可能である。

次に第１図（ｄ）に示すようにフォトレジストパターン
１０を除去する。続いて第２の導体膜として第２の多結
晶シリコン膜１１を６０００人程度堆積した後、この多
結晶シリコン膜１１をエツチングバックする。これによ
り、第１図（ｅ）に示すように、酸化膜８の表面が露出
する状態で、第２の多結晶シリコン膜１１の開口Ａに埋
込む。またこの第１および第２の多結晶シリコン膜９，
１１の表面は平坦になるようにする。第２層多結晶シリ
コン膜１１の膜厚は、第１の開口Ａの幅の半分以上あれ
ばよい６しかし、実用的な平坦性を得るためには、第１
の開口Ａの幅の１．５倍の膜厚があった方がよい。

次に、第１図（ｅ）の状態でイオン注入を行い。

第２の多結晶シリコン膜１１にボロンをドープする。

第２の多結晶シリコン膜１１だけでなく、第１の多結晶
シリコン膜９にも同時にボロンをドープしてもよい。ボ
ロンのイオン注入条件は例えば、加速電圧５０ｋｅＶ、
ドーズ量Ｉ　ＸＩＯ”／ａＪ　とする。

次に、第１図（ｆ）に示すように、写真食刻法でエミッ
タ形成領域のＣＶＤ酸化膜８１を選択的に除去すること
により、内部ベース領域を形成するための第２の開口Ｂ
を形成する。続いて露出した窒化膜７をマスクとして熱
酸化を行うことにより、第１図（ｇ）に示すように第１
および第２の多結晶シリコン膜９，１１の表面に酸化膜
１３を形成する。

熱酸化の条件は８００〜９００℃のウェット酸化とし、
多結晶シリコン膜の表面および側面に１０００人〜３０
００人の酸化膜１３を形成する。この結果、第２の多結
晶シリコン！１１１１１とウェハの接触幅は２０００人
〜３０００人となる。この熱酸化工程により、多結晶シ
リコン［１１中のボロンがウェハに拡散され、ｐ型の外
部ベース層１２が形成される。なおこのとき、必要なら
熱酸化工程の他にＮ２ガスなどの不活性ガス雰囲気中で
熱処理し、ｐ型外部ベース層１２の拡散深さや濃度を制
御する。

この後、第２の開口Ｂ内の窒化膜７をプラズマエツチン
グにより除去し、更にその下の酸化膜６をＮＨ，Ｆ溶液
により除去することにより、第２の開口Ｂのウェハ表面
を露出させる。この第２の開口Ｂに露出したウェハ表面
には、改めて２５０人程皮酸薄い酸化膜を熱酸化により
形成する。そして、加速電圧１５ｋｅＶ　、ドーズ量５
　Ｘ　１０１３／ｄの条件でボロンをイオン注入する。

続いて第２の開口Ｂ内の酸化膜を除去してエミッタ領域
のウェハ面を露出させ、エミッタ拡散源兼エミッタ引出
し電極膜を２段階で形成する。まず、第１図（ｈ）に示
すように、第１のエミッタ９出し電極膜（第４の導体膜
）となる２００人程０の第３の多結晶シリコン膜１４を
堆積し、これに砒素をイオン注入する。イオン注入条件
は、加速電圧１０〜３０ｋｅＶ　、　　ドーズ量Ｉ　Ｘ
　１０”／ａＪ　〜Ｉ　Ｘ　１０”＃ｄとする。このと
き注入された砒素の濃度が最大となる位置が、第３の多
結晶シリコン膜１４内にあるか、またはこれとウェハと
の界面近傍になるように加速電圧を調整する。続いて第
２のエミッタ電極引出しＩＩＩ（第４の導体膜）となる
２０００人程度０第４の多結晶シリコン膜１５を堆積す
る。この第４の多結晶シリコン膜１５にも、ヒ素を例え
ば加速電圧６０ｋｓＶ　、ドーズ量１　ｘｌＯ１４／ａ
ｄ　〜Ｉ　ＸＩＯ”／ｃｎ　（７）条件でイオン注入す
る。この第４の多結晶シリコン膜１５への不純物導入は
、必ずしもイオン注入で行う必要はなく、例えば不純物
を含んだガス雰囲気中で膜堆積を行ってもよい。

次いで、８５０℃〜１０００℃で熱処理して、第１図（
ｉ）に示すように、砒素の拡散および先にイオン注入さ
れたボロンの活性化を行うと共に好ましい不純物分布を
得て、ｐ型内部ベース層１６およびｎ型エミッタ層１７
を形成する。このとき熱処理は。

ハロゲンランプ照射等による数秒間の短時間アニール（
ラピッド・サーマル・アニール）を行うことが好ましい
。エミッタ電極は第３および第４の多結晶シリコン膜１
４および１５により構成されるが、第３の多結晶シリコ
ン膜１４にイオン注入した砒素が主としてエミッタ層１
７を形成するための拡散源となり、第４の多結晶シリコ
ン膜１５にイオン注入して砒素は主としてエミッタ電極
の低抵抗化のために利用される。

この後、第１図（ｊ）に示すようにエミッタ引出し電極
をパターニングし、第１および第２の多結晶シリコン膜
９，１１上にベース・コンタクト用の孔を開け、エミッ
タ、ベースのへ〇電極１８．１９およびコレクタのＡＱ
電極（図示せず）を形成して完成する。

この実施例によれば、第３の多結晶シリコン膜１４の膜
厚は、エミッタを形成するに十分な砒素の濃度が確保で
きるように薄く設定されている。また砒素イオンは、第
２の開口Ｂ内に露出したシリコン面を直接叩かないので
、イオン注入による結晶欠陥のないエミッタ層が形成で
きる。第３の多結晶シリコン１１１１４中に含まれる砒
素の濃度が高いので、第３の多結晶シリコン膜１４と基
板界面に存在する自然酸化膜の悪影響も抑制される。第
４の多結晶シリコン膜１５は、第３の多結晶シリコン膜
１４とＡＱ電極との反応を防止し、またベースからエミ
ッタへ注入された正孔がＡｆｔ電極領域で再結合するの
を防止するように膜厚が厚く設定されており、第４の多
結晶シリコン膜の砒素はエミッタ層形成には直接影響し
ない。従ってエミッタ層形成に際して、エミッタ層の不
純物拡散深さおよび濃度をその開口の大きさによらず一
定にすることができ、極めて浅くかつ微細寸法のエミッ
タ層でも制御性よく形成することができる。

また１本実施例の変形例として露出したエミッタ領域の
ウェハ面に、ベースおよびエミッタ拡散源の電極膜とエ
ミッタ引出し電極膜を２段階で形成する方法が考えられ
る。即ち、第１図（ｈ）に示すように、ベースおよびエ
ミッタ拡散源の電極膜（第４の導体膜）となる２００人
程皮酸第３の多結晶シリコン１４を堆積し、これにボロ
ンおよび砒素をそれぞれイオン注入する。イオン注入条
件は、加速電圧１０〜３０ｋａＶ、ドーズ量Ｉ　Ｘ　１
０”／３〜Ｉ　Ｘ　１０”／ａ１１　とする。このとき
、イオン注入したボロンおよび砒素の濃度の最大となる
位置が、この第３の多結晶シリコン膜１４内に位置する
か、あるいは、第３の多結晶シリコン膜１４とウェハと
の界面付近に位置するように加速電圧を調整する。ある
いは、第３の多結晶シリコン膜１４とウェハとの界面付
近でボロンおよび砒素の濃度が最大となるようにする。

このとき、砒素の濃度が最大となる位置がボロンの濃度
が最大となる位置より浅く位置させるのが一般的である
が、後に続く拡散熱処理の温度と時間を調整することに
より、砒素の濃度の最大となる位置をボロンの濃度の最
大となる位置より深く位置させることもできる。また、
ボロンの濃度が最大となる位置が、第３の多結晶シリコ
ン膜１４とウェハとの界面よりも深く位置させても効果
的である。さらに続いて、第３の多結晶シリコン膜１４
上に２０００人程度０第４の多結晶シリコン膜１５を堆
積したのち、再び砒素を例えば、加速電圧６０ｋｅＶ　
、ドーズ量Ｉ　Ｘ　１０”／３〜Ｉ　Ｘ　１０”／ｃｎ
の条件でイオン注入する。この第４の多結晶シリコン膜
１５への不純物導入は、必ずしもイオン注入で行なう必
要はなく、例えば不純物を含んだガス雰囲気中で膜堆積
を行なってもよい。

次いで、８５０〜１０００℃程度の熱処理を行ない、第
１図（ｉ）に示すように先にイオン注入したボロンおよ
び砒素を活性化すると同時に好ましい不純物分布を得て
ｐ型内部ベース領域１６およびｎ型エミッタ領域１７を
形成する。この時、ｐ型内部ベース領域１６およびｎ型
エミッタ領域１７を形成する不純物の再分布による不具
合を防ぐために、ハロゲンランプ照射等による数秒間の
短時間アニール（ラピッドサーマルアニール）を８５０
〜１０００℃程度で行なうことが好ましい。エミッタ電
極は第３および第４の多結晶シリコン膜１４．１５で構
成されるが、第３の多結晶シリコン膜１４にイオン注入
したボロン及び砒素はそれぞれｐ型内部ベース領域１６
及びｎ型エミッタ領域１７を形成するための不純物源と
なり、第４の多結晶シリコン膜にイオン注入した砒素は
主としてエミッタ電極の多結晶シリコンを低抵抗するた
めに利用される。

この後、第１図（ｊ）に示すようにエミッタ引出し電極
パターニングし、第１および第２の多結晶シリコン膜９
，１１上にベース・コンタクト用の孔を開け、エミッタ
、ベースのｌ電極１８．１９およびコレクタのＡＱ電極
（図示せず）を形成して完成する。

この実施例によれば、第３の多結晶シリコン膜１４の膜
厚は、内部ベースおよびエミッタを形成するのに十分な
不純物の濃度がイオン注入により確保できるように薄く
設定されている。また、ボロンおよび砒素イオンは、第
２の開口Ｂ内に露出したウェハ面を直接叩かないのでイ
オン注入による結晶欠陥のない内部ベースおよびエミッ
タ層が形成できる。さらに、第３の多結晶シリコン膜１
４は薄く設定されているのでイオン注入したボロンおよ
び砒素により、第３の多結晶シリコン膜１４とウェハと
の界面に存在する自然酸化膜の悪影響を抑えることがで
きる。また、第４の多結晶シリコン膜１５の膜厚は、第
３の多結晶シリコン膜１４とＡＱ電極との反応を防止し
、またベースかにエミッタへ注入されたホールがＡｆｆ
ｉ電極領域で再結合するのを防止するように膜厚が厚く
設定されており、第４の多結晶シリコン膜１５の砒素は
エミッタ層形成には直接影響しない。したがって、内部
ベースおよびエミッタ領域形成に際しては、第３の多結
晶シリコン膜１４が拡散源として作用しているため内部
ベースおよびエミッタ領域の不純物拡散深さおよび濃度
をその開口の大きさによらずほぼ一定にすることができ
、極めて浅くかつ微細寸法の内部ベース層およびエミッ
タ層を制御性良く形成することができる。

また、上の実施例ではボロンおよび砒素をそれぞれイオ
ン注入した第３の多結晶シリコン膜１４の上に第４の多
結晶シリコン膜１５を堆積したのち熱処理を施し内部ベ
ースおよびエミッタ層を形成したが、他の実施例として
、第４の多結晶シリコン膜１５を堆積するまえに熱処理
を施し内部ベースおよびエミッタ層を形成することもで
きる。また別の実施例として、内部ベースおよびエミッ
タ層を形成する際に、第３の多結晶シリコン膜１４にボ
ロンあるいは砒素をイオン注入したのち熱処理を施して
内部ベースあるいはエミッタ層を形成し、続いて、先に
内部ベース層を形成した場合には砒素をイオン注入し、
また、先にエミッタ層を形成した場合にはボロンをイオ
ン注入して熱処理を施し。

それぞれエミッタ層、内部ベース層を形成することもで
きる。

第２図および第３図の実線は、この実施例によるバイポ
ーラトランジスタのエミッタ開口幅と電流増幅率および
しゃ断周波数の関係をＦ、！した結果である０図から明
らかなようにこの実施例によれば、エミッタ開口幅が０
．８−以下まで電流増幅率の低下、しゃ断周波数の低下
がない優れた素子特性が得られる。そしてこのようにエ
ミッタ開口の大きさによらず特性の安定なトランジスタ
が得られることから、特にバイポーラ集回路にエミッタ
幅の異なる複数のトランジスタを集積形成した場合に、
安定した性能を発揮することが可能になる。

またこの実施例によれば、素子のエミッタ領域上にパタ
ーン形成されたＣＶＤ酸化膜８１を利用して、その周囲
に外部ベース層が形成され、更にこのＣＶＤ酸化膜８ｉ
の領域に内部ベース層、エミッタ層が順次形成される。

つまり、これら素子拡散層は完全に自己整合される。こ
の点で従来にない安定な特性を得ることができる。特に
外部ベース層を形成するための第１の開口部は、第１層
多結晶シリコン膜９の膜厚相当分の幅をもって形成され
るので、制御性に優れており、第１層多結晶シリコン膜
の膜厚により外部ベース層の幅を容易に変更することが
できる。

上記実施例においては、第２の多結晶シリコン膜１１に
ボロンをイオン注入し、この第２の多結晶シリコン膜１
１を拡散源として外部ベース層１２を形成した。しかし
、必ずしもこの様な同相拡散源を用いる必要はない。例
えば第１図（ｃ）の状態でボロンを直接ウェハにイオン
注入することにより、酸化膜１１の形成のための熱処理
工程で外部ベース層を形成することができる。この方が
不純物濃度を高くすることができ、外部ベース層の低抵
抗化には好ましい。

上記実施例における内部ベース領域の形成は、窒化膜７
および酸化膜６をエツチング除去し、改めて薄い熱酸化
膜を形成した状態で行っている。

しかし、窒化膜７を除去した段階、或いは酸化膜６を除
去した段階でイオン注入により形成してもよい。

本発明は、実施例で説明した自己整合技術以外のＳＳＴ
に代表される自己整合技術においても適用することがで
きる。また外部ベース領域とエミッタ領域との距離を制
御するため、更に別の多結晶シリコン膜によるスペーサ
を配置する方法があるが、この方法においても本発明を
適用することができる。

上記実施例では、ベース引出し電極となる多結晶シリコ
ン膜の表面を熱酸化かる工程がある。この熱酸化によっ
て、ベース引出し電極の膜厚が減少し、また不純物濃度
が低下してベース電極の抵抗値が高いものとなる。更に
ベース引出し電極となる多結晶シリコン膜表面に厚い酸
化膜を形成すると、この多結晶シリコン膜からの拡散で
形成される外部ベース層が最適条件からずれて素子の高
周波特性に悪影響を及ぼす。この様なベース電極の高抵
抗化と高周波特性への影響を防止するようにした実施例
を次に説明する。

第４図（ａ）〜（ｇ）はその実施例の製造工程である。

先の実施例と同様に、第４図（ａ）に示すように先ず、
ｐ型Ｓｉ基板１にｎ生型コレクタ埋込み層２を形成し、
この上にコレクタ層となる不純物濃度１×１０”／ｃＩ
ｆのｎ型エピタキシャル層３を形成する。

続いてこのウェハに素子分離領域に溝を形成し、またベ
ース、エミッタ領域とコレクタ・コンタクト領域の間の
分離領域に溝を形成した後、選択酸化を行うことにより
、この溝に分離用酸化膜５を形成する。素子分離された
ウェハの全面に、熱酸化により厚さ２００人程皮酸シリ
コン酸化膜６、次いで耐酸化性絶縁膜としてシリコン窒
化膜７を１０００人程度堆積し、更に第１のマスク材料
膜としてＣＶＤ酸化膜を厚さ５０００人程度堆積する。

このＣＶＤ酸化膜を写真食刻法によりパターニングし、
内部ベース領域予定部および素子分離領域上に酸化膜パ
ターン８□〜８３を残す。

次に、第１の導体膜として第１層多結晶シリコン膜９を
堆積する。この第１の多結晶シリコン膜９の膜厚は、３
５００人籾度８する。続いて第２のマスク材料膜として
フォトレジストを全面に塗布し、表面を平坦化した後、
０□プラズマ雰囲気中でエッチパックすることにより、
酸化膜８上の第１層多結晶シリコン膜９の表面を露出さ
せる。即ち第４図（ｂ）に示すように、フォトレジスト
パターン１０が第１層多結晶シリコン膜９の凹部に埋め
込まれた状態を形成する。

次にフォトレジストパターン１０をマスクとしてＲＩＥ
により第１の多結晶シリコン膜９をエツチングする。酸
化膜パターン８１〜８．が露出した後は、フォトレジス
トパターン１０と共にこの酸化膜パターン８１〜８．を
もマスクとして用いる。こうして。

フォトレジスト１０の下にのみ第１層多結晶シリコン膜
９が残るまで、第１層多結晶シリコン膜９のエツチング
を続ける。更に、露出した窒化膜７をもエツチング除去
する。これらのエツチングには、方向性のある異方性エ
ツチングを用いることができるが、オーバーハングが形
成されないＲＩＥを用いた方が好ましい。窒化膜７がエ
ツチングされて酸化膜６が露出したら、この酸化膜はＮ
）１４Ｆ溶液を用いてエツチング除去し、ウェハ表面を
露出させる。こうして外部ベース領域形成用の第１の開
口Ａが形成される（第４図（Ｃ））、ここまでは先の実
施例と同様である。

その後第４図（ｄ）に示すように、ＣＶＤによるシリコ
ン酸化膜３１を３０００人程度堆積し、続いてＣＶＤに
よりシリコン窒化膜３２を１５００人程度堆積する。つ
いでエミッタ形成領域上にフォトレジストをパターン形
成し、これを用いて窒化膜３２および酸化膜３２および
酸化膜３１を反応性イオンエツチング法でエツチングす
る。このときエミッタ形成領域上の酸化膜８□の面積に
マスク合わせの余裕を持たせて、この酸化膜８１の領域
より３０００人程度外側を除去する。そして全面にシリ
コン窒化膜３３を２０００人程度堆積し５反応性イオン
エツチングを行って、第４図（８）に示すように、パタ
ーン形成された酸化膜３１と窒化膜３２の側壁にのみ窒
化膜３３を残す。その後緩衝弗酸溶液を用いてエミッタ
形成領域上の酸化膜８□をエツチング除去し、内部ベー
ス形成用の開口Ｂを開ける。そして窒化膜７，３２゜３
３をマスクとして熱酸化を行って、第４図（ｆ）に示す
ように、第２の多結晶シリコン膜１１の開口Ｂに露出す
る端面に酸化膜３４を１０００人程度形成する。

この熱酸化の工程で同時に第２の多結晶シリコン膜１１
のボロンが拡散されてｐ型の外部ベース層１２が形成さ
れる。

この後、開口Ｂ内に露出している窒化膜７をエツチング
除去する。このとき同時にベース引出し電極領域上の窒
化膜３２も除去される。このとき等方性のエツチングを
用いると、開口Ｂに上部側壁にある窒化膜３３の除去さ
れて、第２の多結晶シリコン膜１１が露出してしまう。

これを防止する為には、この部分の窒化膜３３が十分厚
くなるように例えば、酸化膜３１の膜厚を十分厚くして
おくことが必要である。この実施例ではこの窒化膜エツ
チングには反応性イオンエツチングを用いた。

次いで、第４図（ｇ）に示すように、開口Ｂの酸化膜６
を緩衝弗酸溶液によりエツチング除去した後、ボロンを
イオン注入してｐ型内部ベース層１６を形成する。さら
に第３の多結晶シリコン膜３５を堆積し、これに砒素を
イオン注入して熱処理を行い、砒素をウェハに拡散させ
てｎ型エミッタ層１７を形成する。このとき先の実施例
と同様に、第３の多結晶シリコン膜３５の膜形成、イオ
ン注入を２段階に分けて行うことが望ましい、その後先
の実流側と同様にＡＱ電極を配設して完成する。

この実施例によれば、ベース引出し電極の表面の酸化を
防止して、ベース引出し電極の高抵抗化を防止すること
ができる。

〔発明の効果〕

以上述べたように本発明によれば、　０．８．以下とい
った微細エミッタを有するバイポーラトランジスタを製
造する場合に、エミッタ形成工程を改良することにより
、電流増幅率ｈＦＥおよびしゃ新局波数の低下を抑制し
、加工精度のバラツキに依存しない優れた性能を得るこ
とができる。特に本発明をバイポーラ集積回路に適用す
れば、内部回路とＩ１０バッファのように異なるエミッ
タ幅をもつトランジスタをそれぞれ安定した性能をもっ
て形成して、信頼性の高い集積回路を得ることができる
。

また本発明によれば、外部ベース、内部ベースおよびエ
ミッタを完全に自己整合させて形成することができ、微
細構造の高性能バイポーラトランジスタを得ることがで
きる。

【図面の簡単な説明】

第１図（ａ）〜（ｊ）は本発明の一実施例のバイポーラ
トランジスタの製造工程を示す断面図、第２図および第
３図はそのバイポーラトランジスタの特性を従来例と比
較して示す図、第４図（ａ）〜（ｇ）は他の実施例のバ
イポーラトランジスタの製造工程を示す断面図、第５図
（ａ）〜（ｃ）は従来技術の問題を説明するための図で
ある。 １・・・ｐ型ｓｉ基板　　　　　　２・・・ｎ中型コレ
クタ埋込み層３・・・ｎ型エピタキャル層（コレクタ層
）４．５・・・分離酸化膜　　　　　６・・酸化膜７・
・・窒化膜 ８・・・ＣＶＤ酸化膜（第１のマスク材料膜）９・・・
第１層多結晶シリコン膜（第１の導体膜）１０・・・フ
ォトレジスト（第２のマスク材料膜）１１・・・第２層
多結晶シリコン膜（第２の導体膜）１２・・・Ｐ型外部
ベース領域　　１３・・・熱酸化膜１４・・・第３の多
結晶シリコン膜（第３の導体膜、第１のエミッタ引出し
電極膜） １５・・・第３の多結晶シリコン膜（第４の導体膜、第
２のエミッタ引出し電極膜） １６・・・ｐ型内部ベース層 ３１・・・シリコン酸化膜 ３３・・・シリコン窒化膜 ３５・・・第３の多結晶シリコン膜 Ａ・・・第１の開口 １７・・ｎ型エミッタ層 ３２・・・シリコン窒化膜 ３４・・・熱酸化膜 Ｂ・・・第２の開口

Claims (2)

【特許請求の範囲】
1. （１）第１導電型のコレクタ層を有する半導体ウェハの
   素子形成領域上に第２導電型の不純物が添加された所定
   パターンのベース引出し電極を形成する工程と、 このベース引出し電極表面に絶縁膜を形成する工程と、 前記ベース引出し電極内の不純物を前記半導体ウェハに
   拡散させて第２導電型の外部ベース層を形成する工程と
   、 この外部ベース層に接して第２導電型の内部ベース層を
   形成する工程と、 この内部ベース層表面およびその周囲の前記絶縁膜上に
   第１導電型の不純物が添加された第１のエミッタ引出し
   電極膜を形成する工程と、 この第１のエミッタ引出し電極膜上に第２のエミッタ引
   出し電極膜を形成する工程と、 熱処理を行って前記第１のエミッタ引出し電極膜の不純
   物を拡散させて前記内部ベース層表面に第１導電型のエ
   ミッタ層を形成する工程と、を備えたことを特徴とする
   バイポーラトランジスタの製造方法。
2. （２）第１導電型のコレクタ層を有する半導体ウェハの
   素子形成領域上に第２導電型の不純物が添加された所定
   パターンのベース引き出し電極を形成する工程と、 このベース引き出し電極表面に絶縁膜を形成する工程と
   、 前記ベース引出し電極内の不純物を前記半導体ウェハに
   拡散させて第２導電型の外部ベース層を形成する工程と
   、 内部ベース層を形成すべき半導体ウェハ表面及びその周
   囲の前記絶縁膜上に第２導電型の不純物及び第１電型の
   不純物が添加された第１のエミッタ引出し電極膜を形成
   する工程と、 熱処理を行なって前記第１のエミッタ引出し電極の不純
   物を拡散させて半導体ウェハに第２導電型の内部ベース
   層と第１導電型のエミッタ層を形成する工程と、 この第１のエミッタ引出し電極膜上に第２のエミッタ引
   出し電極膜を形成する工程とを備えたことを特徴とする
   バイポーラトランジスタの製造方法。