JPH04277631A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH04277631A JPH04277631A JP3063947A JP6394791A JPH04277631A JP H04277631 A JPH04277631 A JP H04277631A JP 3063947 A JP3063947 A JP 3063947A JP 6394791 A JP6394791 A JP 6394791A JP H04277631 A JPH04277631 A JP H04277631A
- Authority
- JP
- Japan
- Prior art keywords
- region
- polysilicon
- base
- emitter
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 239000004065 semiconductor Substances 0.000 title claims abstract description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 50
- 229920005591 polysilicon Polymers 0.000 claims abstract description 49
- 239000012535 impurity Substances 0.000 claims abstract description 9
- 150000004767 nitrides Chemical class 0.000 claims abstract description 6
- 239000000758 substrate Substances 0.000 claims description 18
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 16
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- 239000010703 silicon Substances 0.000 claims description 10
- 238000009792 diffusion process Methods 0.000 claims description 9
- 229910052796 boron Inorganic materials 0.000 claims description 8
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 7
- 229910052698 phosphorus Inorganic materials 0.000 claims description 4
- 239000011574 phosphorus Substances 0.000 claims description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 3
- 230000002093 peripheral effect Effects 0.000 claims description 2
- 230000004913 activation Effects 0.000 claims 1
- 238000002955 isolation Methods 0.000 description 7
- 238000000605 extraction Methods 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 230000001133 acceleration Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 230000001590 oxidative effect Effects 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 230000003213 activating effect Effects 0.000 description 2
- -1 boron ions Chemical class 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910007277 Si3 N4 Inorganic materials 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置およびその
製造方法の改良に関する。
製造方法の改良に関する。
【０００２】
【従来の技術】ＩＣの高周波化を実現するため、構成素
子であるトランジスタの微細化、シャロー化が要求され
、また、エミッタ、ベース等の位置合わせ精度を向上さ
せるべく、各種のセルフ・アライン（自己整合）が提案
されている。セルフ・アラインにも、いくつかあるが、
一例として日本電気株式会社が発表したＰＳＡ（ｐｏｌ
ｙ−Ｓｉ Ｓｅｌｆ−Ａｌｉｇｎｅｄ Ｐｒｏｃｅｓｓ
）の製造途中と完成後の断面構造を図５、図６に示す。
子であるトランジスタの微細化、シャロー化が要求され
、また、エミッタ、ベース等の位置合わせ精度を向上さ
せるべく、各種のセルフ・アライン（自己整合）が提案
されている。セルフ・アラインにも、いくつかあるが、
一例として日本電気株式会社が発表したＰＳＡ（ｐｏｌ
ｙ−Ｓｉ Ｓｅｌｆ−Ａｌｉｇｎｅｄ Ｐｒｏｃｅｓｓ
）の製造途中と完成後の断面構造を図５、図６に示す。
【０００３】図５は、ベース領域、エミッタ領域、コレ
クタ領域上に、ポリシリコン膜を介し、イオン注入によ
り、それぞれの領域を形成するものであり、ベース、エ
ミッタおよびコレクタのポリシリコン膜の分離は、窒化
シリコン膜をマスクに酸化して分離してするものである
。この例では、各領域のコンタクトと電極がセルフ・ア
ラインで形成でき、かつ外部ベース領域とエミッタ領域
の位置関係が窒化シリコン膜のマスクで決まることが特
徴である。
クタ領域上に、ポリシリコン膜を介し、イオン注入によ
り、それぞれの領域を形成するものであり、ベース、エ
ミッタおよびコレクタのポリシリコン膜の分離は、窒化
シリコン膜をマスクに酸化して分離してするものである
。この例では、各領域のコンタクトと電極がセルフ・ア
ラインで形成でき、かつ外部ベース領域とエミッタ領域
の位置関係が窒化シリコン膜のマスクで決まることが特
徴である。
【０００４】また、他の例として、日本電信電話株式会
社が発表したＳＳＴ（Ｓｕｐｅｒ Ｓｅｌｆ−Ａｌｉｇ
ｎｅｄ Ｐｒｏｃｅｅｓ Ｔｅｃｈｎｏｌｏｇｙ）があ
る。図７、図８に製造途中と完全後の断面構造を示す。 これは超高周波トランジスタの製法として提案されてい
るもので、第１、第２のポリシリコン膜を利用し、エミ
ッタの幅を極端に微細化できることを特徴としたもので
ある。その製造は、第１ポリシリコン膜を介し、外部ベ
ースを形成したあと、表面を酸化し、更にエミッタ領域
のみを除去して、第２ポリシリコン膜を成膜する。この
あと第２ポリシリコン膜を介してエミッタ領域を形成す
るもので、プロセスは相当複雑になるが、微細なトラン
ジスタが形成できるのが特徴である。
社が発表したＳＳＴ（Ｓｕｐｅｒ Ｓｅｌｆ−Ａｌｉｇ
ｎｅｄ Ｐｒｏｃｅｅｓ Ｔｅｃｈｎｏｌｏｇｙ）があ
る。図７、図８に製造途中と完全後の断面構造を示す。 これは超高周波トランジスタの製法として提案されてい
るもので、第１、第２のポリシリコン膜を利用し、エミ
ッタの幅を極端に微細化できることを特徴としたもので
ある。その製造は、第１ポリシリコン膜を介し、外部ベ
ースを形成したあと、表面を酸化し、更にエミッタ領域
のみを除去して、第２ポリシリコン膜を成膜する。この
あと第２ポリシリコン膜を介してエミッタ領域を形成す
るもので、プロセスは相当複雑になるが、微細なトラン
ジスタが形成できるのが特徴である。
【０００５】
【発明が解決しようとする課題】図５−図６のＰＳＡ法
では、窒化シリコン膜の目合わせ位置により、外部ベー
ス領域とエミッタ領域の相対位置関係は変わらないが、
各領域の面積が変わる場合がある。例えば、右にずれた
場合、エミッタ面積が小さくなってしまう。また、高周
波化を狙うためには、ベース抵抗を極力小さくする必要
があるが、外部ベースとエミッタ領域の距離は、窒化シ
リコン膜のマスク寸法と酸化によって横に拡がる分で決
定されてしまうため、ステッパー等の高価な高精度アラ
イナー（ステップ式投影露光装置）が必要となり、安価
なプロキシミティータイプの露光装置では、パターンが
大きくなってしまう欠点を有している。一方、図７−図
８のＳＳＴ法では、プロセスが大変複雑であること、お
よび外部ベース領域を形成するための第１シリコン膜の
側壁形成に数工程要すること等から、歩留まり、製造コ
ストの面でＩＣ内部に採用するには、難しいという問題
がある。
では、窒化シリコン膜の目合わせ位置により、外部ベー
ス領域とエミッタ領域の相対位置関係は変わらないが、
各領域の面積が変わる場合がある。例えば、右にずれた
場合、エミッタ面積が小さくなってしまう。また、高周
波化を狙うためには、ベース抵抗を極力小さくする必要
があるが、外部ベースとエミッタ領域の距離は、窒化シ
リコン膜のマスク寸法と酸化によって横に拡がる分で決
定されてしまうため、ステッパー等の高価な高精度アラ
イナー（ステップ式投影露光装置）が必要となり、安価
なプロキシミティータイプの露光装置では、パターンが
大きくなってしまう欠点を有している。一方、図７−図
８のＳＳＴ法では、プロセスが大変複雑であること、お
よび外部ベース領域を形成するための第１シリコン膜の
側壁形成に数工程要すること等から、歩留まり、製造コ
ストの面でＩＣ内部に採用するには、難しいという問題
がある。
【０００６】
【発明の目的】本発明は、ＩＣの高周波化の構成素子と
して、製造が容易で、かつセルフ・アラインにより高度
の目合わせを必要とせず、外部ベース領域とエミッタ領
域の接近を可能とし、高周波特性を向上させることので
きる半導体装置およびその製造方法を提供することを目
的とする。
して、製造が容易で、かつセルフ・アラインにより高度
の目合わせを必要とせず、外部ベース領域とエミッタ領
域の接近を可能とし、高周波特性を向上させることので
きる半導体装置およびその製造方法を提供することを目
的とする。
【０００７】
【課題を解決するための手段】本発明による半導体装置
は、第１導電型半導体基板に形成された第２導電型エピ
タキシャル領域と、前記エピタキシャル領域内に形成さ
れ、周囲部分の不純物濃度が高い第１導電型ベース島状
領域と、前記ベース島状領域中央に形成された第２導電
型高濃度不純物エミッタ領域と、前記エピタキシャル領
域内の前記ベース島状領域側方に形成された第２導電型
高濃度不純物コレクタ領域と、前記基板上に形成され、
少なくとも前記ベース、エミッタ、コレクタ領域上が窓
開けされた第１の絶縁膜と、前記ベース島状領域の周囲
部分上に形成された第１のポリシリコンと、前記第１の
ポリシリコンのエミッタ領域側側面に形成された絶縁膜
と、前記第１のポリシリコン上に形成された窒化絶縁膜
と、前記エミッタ領域上を含む前記窒化絶縁膜上ならび
に前記コレクタ領域上に形成された第２のポリシリコン
とを含むことを要旨としている。
は、第１導電型半導体基板に形成された第２導電型エピ
タキシャル領域と、前記エピタキシャル領域内に形成さ
れ、周囲部分の不純物濃度が高い第１導電型ベース島状
領域と、前記ベース島状領域中央に形成された第２導電
型高濃度不純物エミッタ領域と、前記エピタキシャル領
域内の前記ベース島状領域側方に形成された第２導電型
高濃度不純物コレクタ領域と、前記基板上に形成され、
少なくとも前記ベース、エミッタ、コレクタ領域上が窓
開けされた第１の絶縁膜と、前記ベース島状領域の周囲
部分上に形成された第１のポリシリコンと、前記第１の
ポリシリコンのエミッタ領域側側面に形成された絶縁膜
と、前記第１のポリシリコン上に形成された窒化絶縁膜
と、前記エミッタ領域上を含む前記窒化絶縁膜上ならび
に前記コレクタ領域上に形成された第２のポリシリコン
とを含むことを要旨としている。
【０００８】また、本発明による半導体装置の製造方法
は、第１導電型シリコン基板に第２導電型エピタキシャ
ル層を形成し、表面に絶縁膜を形成する工程と、ベース
、エミッタを形成する第１の部分およびコレクタを形成
する第２の部分の絶縁膜に窓開けし、全面に第１のポリ
シリコンを堆積し、その上に窒化シリコンを堆積すると
ともに前記第１の部分のエミッタを形成する第３の部分
および前記第２の部分を含むその周辺の第１のポリシリ
コンおよび窒化シリコンを除去する工程と、前記第１の
部分の所定位置および第２の部分上をレジストで覆い、
前記第１のポリシリコンにボロンを打ち込み、前記基板
へ不純物拡散を行なう工程と、前記第３の部分を除く第
１の部分以外をレジストで覆い、ボロンを注入し、続い
て前記レジスト除去後に活性ベースの活性化および引き
延ばし拡散を行なう工程と、前記第３の部分上および前
記第２の部分上の酸化膜を異方性除去する工程と、前記
第１の部分の上方および第２の部分の上方に第２のポリ
シリコンを形成し、全面にリンを注入後、前記基板中に
拡散する工程とを含むことを要旨としている。
は、第１導電型シリコン基板に第２導電型エピタキシャ
ル層を形成し、表面に絶縁膜を形成する工程と、ベース
、エミッタを形成する第１の部分およびコレクタを形成
する第２の部分の絶縁膜に窓開けし、全面に第１のポリ
シリコンを堆積し、その上に窒化シリコンを堆積すると
ともに前記第１の部分のエミッタを形成する第３の部分
および前記第２の部分を含むその周辺の第１のポリシリ
コンおよび窒化シリコンを除去する工程と、前記第１の
部分の所定位置および第２の部分上をレジストで覆い、
前記第１のポリシリコンにボロンを打ち込み、前記基板
へ不純物拡散を行なう工程と、前記第３の部分を除く第
１の部分以外をレジストで覆い、ボロンを注入し、続い
て前記レジスト除去後に活性ベースの活性化および引き
延ばし拡散を行なう工程と、前記第３の部分上および前
記第２の部分上の酸化膜を異方性除去する工程と、前記
第１の部分の上方および第２の部分の上方に第２のポリ
シリコンを形成し、全面にリンを注入後、前記基板中に
拡散する工程とを含むことを要旨としている。
【０００９】
【作用】上記構造の半導体装置においては、外部ベース
領域とエミッタ領域がセルフ・アラインで一義的に決定
できる。ベース、エミッタ上のポリシリコンを引き出し
電極として使用でき、メタル電極の微細化を必要としな
い。また、ベース上に窒化絶縁膜を残すことで、ベース
のパッシベーション（保護）効果がある。
領域とエミッタ領域がセルフ・アラインで一義的に決定
できる。ベース、エミッタ上のポリシリコンを引き出し
電極として使用でき、メタル電極の微細化を必要としな
い。また、ベース上に窒化絶縁膜を残すことで、ベース
のパッシベーション（保護）効果がある。
【００１０】
【実施例】図１は、本発明の一実施例を示す半導体装置
の模式断面図であり、図２、図３および図４は、その製
造工程図である。同図において、１はＰ型基板、２は高
濃度Ｎ型埋込み領域、３はＮ型エピタキシャル層、４は
高濃度Ｐ型分離領域、５は酸化膜、６は第１のポリシリ
コン（多結晶シリコン）、７は窒化シリコン膜（Ｓｉ３
Ｎ４）、８はフォトレジスト、９はエミッタ領域になる
箇所、１０はコレクタ取り出しになる箇所、１１は外部
ベース領域、１２は外部ベース拡散後に形成される酸化
膜、１３は活性ベース領域、１４はエミッタ領域、１５
は第２のポリシリコン、１６はコレクタ取り出し高濃度
Ｎ型拡散領域、１７は第２のポリシリコン上の酸化膜、
１８はメタル（Ａｌ）電極である。
の模式断面図であり、図２、図３および図４は、その製
造工程図である。同図において、１はＰ型基板、２は高
濃度Ｎ型埋込み領域、３はＮ型エピタキシャル層、４は
高濃度Ｐ型分離領域、５は酸化膜、６は第１のポリシリ
コン（多結晶シリコン）、７は窒化シリコン膜（Ｓｉ３
Ｎ４）、８はフォトレジスト、９はエミッタ領域になる
箇所、１０はコレクタ取り出しになる箇所、１１は外部
ベース領域、１２は外部ベース拡散後に形成される酸化
膜、１３は活性ベース領域、１４はエミッタ領域、１５
は第２のポリシリコン、１６はコレクタ取り出し高濃度
Ｎ型拡散領域、１７は第２のポリシリコン上の酸化膜、
１８はメタル（Ａｌ）電極である。
【００１１】以下、図２〜図４に示した製造工程を説明
する。ＩＣ基板となるＰ型シリコン基板１に高濃度Ｎ型
埋込み領域を形成し、３のＮ型エピタキシャル層成長の
あと酸化膜５を形成し、各ＩＣ内の素子分離領域４を形
成する。分離領域４は一般的な拡散であるが、これに限
定する必要はなく、例えばシリコンエピタキシャル層表
面からと、基板からの両方向拡散分離であってもよく、
また絶縁膜分離や溝堀り分離であってもかまわない。
する。ＩＣ基板となるＰ型シリコン基板１に高濃度Ｎ型
埋込み領域を形成し、３のＮ型エピタキシャル層成長の
あと酸化膜５を形成し、各ＩＣ内の素子分離領域４を形
成する。分離領域４は一般的な拡散であるが、これに限
定する必要はなく、例えばシリコンエピタキシャル層表
面からと、基板からの両方向拡散分離であってもよく、
また絶縁膜分離や溝堀り分離であってもかまわない。
【００１２】上記工程でＩＣ基板を形成したあと、トラ
ンジスタのベース、エミッタ、コレクタ領域となる位置
の酸化膜５に窓を開け、その後、全面に第１のポリシリ
コン６と、窒化シリコン７を順次に堆積し、しかるのち
、エミッタ領域になる箇所９およびコレクタ領域となる
箇所１０、更にはＩＣ内で素子構成に不要な領域を除去
する。この除去手段はレジストマスクでウエット（湿式
）エッチングでもドライ（乾式）エッチングでもよい。 また、第１のポリシリコンのエッチングは、ジャストエ
ッチングでもルーフエッチングでもよい（次の酸化除去
してしまうため）、このとき例えば前記第１のポリシリ
コンの膜厚は５０００Å、窒化シリコン膜厚は２０００
Åである。また、酸化膜５は素子分離時にボロンを阻止
できる膜厚２０００Å以上である。
ンジスタのベース、エミッタ、コレクタ領域となる位置
の酸化膜５に窓を開け、その後、全面に第１のポリシリ
コン６と、窒化シリコン７を順次に堆積し、しかるのち
、エミッタ領域になる箇所９およびコレクタ領域となる
箇所１０、更にはＩＣ内で素子構成に不要な領域を除去
する。この除去手段はレジストマスクでウエット（湿式
）エッチングでもドライ（乾式）エッチングでもよい。 また、第１のポリシリコンのエッチングは、ジャストエ
ッチングでもルーフエッチングでもよい（次の酸化除去
してしまうため）、このとき例えば前記第１のポリシリ
コンの膜厚は５０００Å、窒化シリコン膜厚は２０００
Åである。また、酸化膜５は素子分離時にボロンを阻止
できる膜厚２０００Å以上である。
【００１３】次に、外部ベース領域１１を形成するため
、エミッタ領域になる箇所９と、コレクタ領域になる箇
所１０をレジストで覆う。このとき、第１のポリシリコ
ン６内のボロンの拡散は、極めて速いため、マスク合わ
せはラフでよく、図２の基板が見える領域９，１０を覆
うことができればよく、第１のポリシリコン６、窒化シ
リコン７上に重なる程度のパターンにしておく。この状
態で、外部ベースを形成するためのボロンをイオン注入
によって、第１のポリシリコン中に打ち込む。例えば、
加速電圧１２０ＫｅＶでドース量１×１５１５／ｃｍ２
である。ここまでの製造工程を示したのが図２である。
、エミッタ領域になる箇所９と、コレクタ領域になる箇
所１０をレジストで覆う。このとき、第１のポリシリコ
ン６内のボロンの拡散は、極めて速いため、マスク合わ
せはラフでよく、図２の基板が見える領域９，１０を覆
うことができればよく、第１のポリシリコン６、窒化シ
リコン７上に重なる程度のパターンにしておく。この状
態で、外部ベースを形成するためのボロンをイオン注入
によって、第１のポリシリコン中に打ち込む。例えば、
加速電圧１２０ＫｅＶでドース量１×１５１５／ｃｍ２
である。ここまでの製造工程を示したのが図２である。
【００１４】このあと、前記レジストを一般的な方法で
除去し、第１のポリシリコン６からシリコン基板への拡
散を酸化性雰囲気で行なう。例えば、熱処理温度１０５
０℃で１２０分行なうと、表面濃度は約１×１０１９／
ｃｍ３、深さ１．１μｍ前後になる。このとき、第１の
ポリシリコンの表面は窒化シリコン膜で覆われているが
、エミッタ領域となる側壁はポリシリコンが露出してい
るため、酸化され約１０００Å〜２０００Åの酸化膜１
２が横方向にも形成される。次に活性ベース領域１３を
形成するため、ベース領域以外をレジストで覆い、同じ
くボロンをイオン注入する。例えば、加速電圧６０Ｋｅ
Ｖでドース量５×１０１３／ｃｍ２である。ここまでの
製造工程を示したのが図３である。
除去し、第１のポリシリコン６からシリコン基板への拡
散を酸化性雰囲気で行なう。例えば、熱処理温度１０５
０℃で１２０分行なうと、表面濃度は約１×１０１９／
ｃｍ３、深さ１．１μｍ前後になる。このとき、第１の
ポリシリコンの表面は窒化シリコン膜で覆われているが
、エミッタ領域となる側壁はポリシリコンが露出してい
るため、酸化され約１０００Å〜２０００Åの酸化膜１
２が横方向にも形成される。次に活性ベース領域１３を
形成するため、ベース領域以外をレジストで覆い、同じ
くボロンをイオン注入する。例えば、加速電圧６０Ｋｅ
Ｖでドース量５×１０１３／ｃｍ２である。ここまでの
製造工程を示したのが図３である。
【００１５】次に前記レジストを除去し、活性ベース領
域１３のイオンの活性化と引き延ばし拡散を行なう。例
えば９００〜１０００℃で３０分、次にエミッタ領域と
なる箇所９とコレクタ領域となる箇所１０の酸化膜１２
，１２’をドライエッチングでエッチングして除去する
。エッチングがドライのため、異方性があり、第１のポ
リシリコンの側壁の酸化膜１２はエッチングされずに残
ることになる。その後、第２のポリシリコン１５を堆積
し、エミッタ領域、コレクタ領域のパターニングを行な
い、全面にリンをイオン注入し、所定の熱処理でシリコ
ン基板中に拡散し、トランジスタが形成される。このと
きのポリシリコン膜厚は、例えば４０００Åで、リンの
加速電圧は８０ＫｅＶ、ドース量５×１０１５／ｃｍ２
である。また、熱処理温度は１０００℃で、酸化性およ
び不活性雰囲気で約４０分である。ここまでの製造工程
を示したものが図４である。
域１３のイオンの活性化と引き延ばし拡散を行なう。例
えば９００〜１０００℃で３０分、次にエミッタ領域と
なる箇所９とコレクタ領域となる箇所１０の酸化膜１２
，１２’をドライエッチングでエッチングして除去する
。エッチングがドライのため、異方性があり、第１のポ
リシリコンの側壁の酸化膜１２はエッチングされずに残
ることになる。その後、第２のポリシリコン１５を堆積
し、エミッタ領域、コレクタ領域のパターニングを行な
い、全面にリンをイオン注入し、所定の熱処理でシリコ
ン基板中に拡散し、トランジスタが形成される。このと
きのポリシリコン膜厚は、例えば４０００Åで、リンの
加速電圧は８０ＫｅＶ、ドース量５×１０１５／ｃｍ２
である。また、熱処理温度は１０００℃で、酸化性およ
び不活性雰囲気で約４０分である。ここまでの製造工程
を示したものが図４である。
【００１６】このあと、各領域の電極を取り出すため、
それぞれのポリシリコン引き出し電極上に窓を開け、メ
タル電極を設け、トランジスタが完成する。図１がその
完成図である。ただし、図１には、パッシベーション（
保護）は示してない。またＩＣとして２層配線等の必要
があれば、この後プロセスが追加されることになるが、
ここではトランジスタ構造の製法のみを示した。
それぞれのポリシリコン引き出し電極上に窓を開け、メ
タル電極を設け、トランジスタが完成する。図１がその
完成図である。ただし、図１には、パッシベーション（
保護）は示してない。またＩＣとして２層配線等の必要
があれば、この後プロセスが追加されることになるが、
ここではトランジスタ構造の製法のみを示した。
【００１７】
【発明の効果】本発明によれば、特に次の如き効果が得
られる。 （１）外部ベースとエミッタ領域がセルフ・アラインで
一義的に決定できる。 （２）セルフ・アラインにより、高度の目合わせを必要
とせず、外部ベース領域とエミッタ領域の接近を可能と
し、高周波特性を向上させることができる。 （３）製造が容易で、ＩＣの構成素子として採用できる
。 （４）ベース、エミッタ上のポリシリコンを引き出し電
極として使用でき、メタル電極の微細化を必要としない
。 （５）ベース上に窒化シリコン膜を残すことで、ベース
のパッシベーション（保護）効果があり、信頼性が向上
する。
られる。 （１）外部ベースとエミッタ領域がセルフ・アラインで
一義的に決定できる。 （２）セルフ・アラインにより、高度の目合わせを必要
とせず、外部ベース領域とエミッタ領域の接近を可能と
し、高周波特性を向上させることができる。 （３）製造が容易で、ＩＣの構成素子として採用できる
。 （４）ベース、エミッタ上のポリシリコンを引き出し電
極として使用でき、メタル電極の微細化を必要としない
。 （５）ベース上に窒化シリコン膜を残すことで、ベース
のパッシベーション（保護）効果があり、信頼性が向上
する。
【図１】本発明の一実施例を示す半導体装置の模式断面
図である。
図である。
【図２】半導体装置の製造工程途中を示す断面図である
。
。
【図３】次の工程を示す断面図である。
【図４】次の工程を示す断面図である。
【図５】従来の半導体装置の製造方法ＰＳＡでの製造工
程途中を示す断面図である。
程途中を示す断面図である。
【図６】完成後の半導体装置の断面図である。
【図７】従来の半導体装置の製造方法ＳＳＴでの製造工
程途中を示す断面図である。
程途中を示す断面図である。
【図８】完成後の半導体装置の断面図である。
１ Ｐ型シリコン基板
２ 高濃度Ｎ型埋込み領域
３ Ｎ型エピタキシャル層
４ 分離領域
５ 酸化膜
６ 第１のポリシリコン
７ 窒化シリコン膜
８ レジスト
９ エミッタ領域となる箇所
１０ コレクタ領域となる箇所
１１ 外部ベース領域
１２ 外部ベース拡散後に形成される酸化膜１３
活性ベース領域 １４ エミッタ領域 １５ 第２のポリシリコン １６ コレクタ取り出し高濃度Ｎ型拡散領域１７
第２のポリシリコン上の酸化膜１８ メタル電極
活性ベース領域 １４ エミッタ領域 １５ 第２のポリシリコン １６ コレクタ取り出し高濃度Ｎ型拡散領域１７
第２のポリシリコン上の酸化膜１８ メタル電極
Claims (2)
- 【請求項１】 第１導電型半導体基板に形成された第
２導電型エピタキシャル領域と、前記エピタキシャル領
域内に形成され、周囲部分の不純物濃度が高い第１導電
型ベース島状領域と、前記ベース島状領域中央に形成さ
れた第２導電型高濃度不純物エミッタ領域と、前記エピ
タキシャル領域内の上記ベース島状領域側方に形成され
た第２導電型高濃度不純物コレクタ領域と、前記基板上
に形成された少なくとも前記ベース、エミッタ、コレク
タ領域上に窓開けされた第１の絶縁膜と、前記ベース島
状領域の周囲部分上に形成された第１のポリシリコンと
、前記第１のポリシリコンのエミッタ領域側側面に形成
された絶縁膜と、前記第１のポリシリコン上に形成され
た窒化絶縁膜と、前記エミッタ領域上を含む前記窒化絶
縁膜上ならびに前記コレクタ領域上に形成された第２の
ポリシリコンとを含むことを特徴とする半導体装置。 - 【請求項２】 第１導電型シリコン基板に第２導電型
エピタキシャル層を形成し、表面に絶縁膜を形成する工
程と、ベース、エミッタを形成する第１の部分およびコ
レクタを形成する第２の部分の絶縁膜に窓開けし、全面
に第１のポリシリコンを堆積し、その上に窒化シリコン
を堆積するとともに前記第１の部分のエミッタを形成す
る第３の部分および前記第２の部分を含むその周辺の第
１のポリシリコンおよび窒化シリコンを除去する工程と
、前記第１の部分の所定位置および第２の部分上をレジ
ストで覆い、前記第１のポリシリコンにボロンを打ち込
み、前記基板へ不純物拡散を行なう工程と、前記第３の
部分を除く第１の部分以外をレジストで覆い、ボロンを
注入し、続いて前記レジスト除去後に活性ベースの活性
化および引き延ばし拡散を行なう工程と、前記第３の部
分上および前記第２の部分上の酸化膜を異方性除去する
工程と、前記第１の部分の上方および第２の部分の上方
に第２のポリシリコンを形成し、全面にリンを注入後、
前記基板中に拡散する工程とを含むことを特徴とする半
導体の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3063947A JPH04277631A (ja) | 1991-03-05 | 1991-03-05 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3063947A JPH04277631A (ja) | 1991-03-05 | 1991-03-05 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04277631A true JPH04277631A (ja) | 1992-10-02 |
Family
ID=13244052
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3063947A Pending JPH04277631A (ja) | 1991-03-05 | 1991-03-05 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04277631A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2573900B (en) * | 2016-12-21 | 2021-11-10 | Prec Combustion Inc | Operation of internal combustion engine with improved fuel efficiency |
-
1991
- 1991-03-05 JP JP3063947A patent/JPH04277631A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2573900B (en) * | 2016-12-21 | 2021-11-10 | Prec Combustion Inc | Operation of internal combustion engine with improved fuel efficiency |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0139805B1 (ko) | 단일 실리콘 자기-정합 트랜지스터 및 이의 제조 방법 | |
| JPH0581051B2 (ja) | ||
| JPH04277631A (ja) | 半導体装置およびその製造方法 | |
| JPH0136710B2 (ja) | ||
| JP2000277623A (ja) | 半導体装置の製造方法 | |
| JP3063122B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0136709B2 (ja) | ||
| JP2847773B2 (ja) | 半導体装置の製造方法 | |
| JPS6316672A (ja) | 半導体素子の製造方法 | |
| JPS63146466A (ja) | ベース・エミッタコンタクト構成体及びその製造方法 | |
| JP3317289B2 (ja) | 半導体装置の製造方法 | |
| JP2770762B2 (ja) | 半導体装置の製造方法 | |
| JPH0567623A (ja) | 半導体装置の製造方法 | |
| JPH0258230A (ja) | バイポーラトランジスタの製造方法 | |
| JP2849287B2 (ja) | 半導体装置の製造方法 | |
| JPS6328067A (ja) | 半導体装置の製造方法 | |
| JPS5940573A (ja) | 半導体集積回路装置の製造方法 | |
| JPH03224238A (ja) | バイポーラトランジスタの製造方法 | |
| JPH0629304A (ja) | 半導体装置およびその製造方法 | |
| JPS6336567A (ja) | 半導体装置及びその製造方法 | |
| JPH06188259A (ja) | 半導体装置の製造方法 | |
| JPS6068653A (ja) | 半導体素子の製造方法 | |
| JPS62194672A (ja) | 半導体装置およびその製造方法 | |
| JPS63211756A (ja) | 半導体装置の製造方法 | |
| JPS62243361A (ja) | 半導体装置の製造方法 |