JPH03224261A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH03224261A JPH03224261A JP2019431A JP1943190A JPH03224261A JP H03224261 A JPH03224261 A JP H03224261A JP 2019431 A JP2019431 A JP 2019431A JP 1943190 A JP1943190 A JP 1943190A JP H03224261 A JPH03224261 A JP H03224261A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- signal wiring
- signal
- wirings
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Dram (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［概要］
半導体集積回路装置に関し、
信号配線の寸法精度の低下を招くことなく、信号配線の
耐雑音性の向上化を図ることができるようにすることを
目的とし、 一又は平行に配され、同相信号が伝送されるようになさ
れた複数本の信号配線の片側又は両側に該信号配線に沿
って配線を設け、該配線をフローティング状態にして構
成する。
耐雑音性の向上化を図ることができるようにすることを
目的とし、 一又は平行に配され、同相信号が伝送されるようになさ
れた複数本の信号配線の片側又は両側に該信号配線に沿
って配線を設け、該配線をフローティング状態にして構
成する。
［産業上の利用分野］
本発明は半導体集積回路装置、より詳しくは、半導体集
積回路装置における配線に関する。
積回路装置における配線に関する。
半導体集積回路装置においては、益々、微細化が進んで
おり、これに対応して、いかにして信号配線に雑音が誘
導されないようにするかが重要な問題となっている。
おり、これに対応して、いかにして信号配線に雑音が誘
導されないようにするかが重要な問題となっている。
［従来の技術］
従来の半導体集積回路装置においては、信号配線の近く
に他の配線を配置しないようにして信号配線に雑音が混
入しないようにしていた。
に他の配線を配置しないようにして信号配線に雑音が混
入しないようにしていた。
［発明が解決しようとする課題］
このため、かかる従来の半導体集積回路装置においては
、信号配線は、そのエツチング工程時、いわゆるマイク
ロ・ローディング（■１ｃｒｏ ｌｏａｄｉｎｇ ）効
果のために、エツチング・シフト量が大きくなり、寸法
精度が低下してしまうという問題点があった。
、信号配線は、そのエツチング工程時、いわゆるマイク
ロ・ローディング（■１ｃｒｏ ｌｏａｄｉｎｇ ）効
果のために、エツチング・シフト量が大きくなり、寸法
精度が低下してしまうという問題点があった。
第５図は、かかるマイクロ・ローディング効果を説明す
るための断面図であり、図中、１は基板、２は絶縁層、
３（二点鎖線）はアルミニウム層、４Ａ〜４Ｄはレジス
ト、５Ａ〜５Ｄはアルミニウム配線であって、この図は
、アルミニウム層３をドライ・エツチングしてアルミニ
ウム配線５Ａ〜５Ｄを形成した場合を示している。この
例では、レジスト４Ｄの部分は、レジスト４Ａ〜４Ｃの
部分に比較して、パターンが粗になっている（この例で
は、特に、レジスト４Ｄは孤立している）。
るための断面図であり、図中、１は基板、２は絶縁層、
３（二点鎖線）はアルミニウム層、４Ａ〜４Ｄはレジス
ト、５Ａ〜５Ｄはアルミニウム配線であって、この図は
、アルミニウム層３をドライ・エツチングしてアルミニ
ウム配線５Ａ〜５Ｄを形成した場合を示している。この
例では、レジスト４Ｄの部分は、レジスト４Ａ〜４Ｃの
部分に比較して、パターンが粗になっている（この例で
は、特に、レジスト４Ｄは孤立している）。
即ち、レジスト４Ｄの部分は、エツチングすべきアルミ
ニウム層３の面積を大にしている。このため、レジスト
５Ｄの部分は、オーバエツチングによるシフト量りが大
きくなり、アルミニウム配線５Ｄの寸法精度が低下して
しまう。これが、マイクロ・ローディング効果である。
ニウム層３の面積を大にしている。このため、レジスト
５Ｄの部分は、オーバエツチングによるシフト量りが大
きくなり、アルミニウム配線５Ｄの寸法精度が低下して
しまう。これが、マイクロ・ローディング効果である。
また、かかる従来の半導体集積回路装置においては、信
号配線の近くに他の配線を配置しないようにしているの
で、集積化の向上を図ることができないという問題点も
あった。
号配線の近くに他の配線を配置しないようにしているの
で、集積化の向上を図ることができないという問題点も
あった。
本発明は、かかる点に鑑み、■信号配線の寸法精度の低
下を招くことなく、信号配線の耐雑音性の向上化を図る
ことができるようにした半導体集積回路装置、及び、■
信号配線の寸法精度の低下を招くことなく、信号配線の
耐雑音性の向上化を図ることができるほか、高集積化を
も図ることができるようにした半導体集積回路装置を提
供することを目的とする。
下を招くことなく、信号配線の耐雑音性の向上化を図る
ことができるようにした半導体集積回路装置、及び、■
信号配線の寸法精度の低下を招くことなく、信号配線の
耐雑音性の向上化を図ることができるほか、高集積化を
も図ることができるようにした半導体集積回路装置を提
供することを目的とする。
［課題を解決するための手段］
上記目的は、次の第１及び第２の発明によって達成され
る。
る。
策ユ！ソ１乳
本発明中、第１の発明の半導体集積回路装置は、信号配
線の寸法精度の低下を招くことなく、信号配線の耐雑音
性の向上化を図ることを目的とするものであって、一又
は平行に配され、同相信号が伝送されるようになされた
複数本の信号配線の片側又は両側に該信号配線に沿って
配線を設け、該配線をフローティング（ｆ ｌｏａｔｉ
ｎｇ）状態にして構成される。
線の寸法精度の低下を招くことなく、信号配線の耐雑音
性の向上化を図ることを目的とするものであって、一又
は平行に配され、同相信号が伝送されるようになされた
複数本の信号配線の片側又は両側に該信号配線に沿って
配線を設け、該配線をフローティング（ｆ ｌｏａｔｉ
ｎｇ）状態にして構成される。
！λ！υ１几
本発明中、第２の発明の半導体集積回路装置は、信号配
線の寸法精度の低下を招くことなく、信号配線の耐雑音
性の向上化を図るほか、高集積化をも図ることを目的と
するものであって、一又は平行に配され、同相信号が伝
送されるようになされた複数本の信号配線の片側又は両
側に該信号配線に沿って配線を設け、該配線を電源に接
続して構成される。
線の寸法精度の低下を招くことなく、信号配線の耐雑音
性の向上化を図るほか、高集積化をも図ることを目的と
するものであって、一又は平行に配され、同相信号が伝
送されるようになされた複数本の信号配線の片側又は両
側に該信号配線に沿って配線を設け、該配線を電源に接
続して構成される。
［作用コ
第１の発明においては、信号配線の片側又は両側に設け
られる配線は、フローティング状態にされるので、信号
配線をシールドする機能は有していないが、マイクロ・
ローディング効果を抑制する機能は有している。したが
って、信号配線を他の配線から離して形成し、これによ
って、信号配線に雑音が混入されないように構成しても
、信号配線につき、寸法精度の低下を招くことはない。
られる配線は、フローティング状態にされるので、信号
配線をシールドする機能は有していないが、マイクロ・
ローディング効果を抑制する機能は有している。したが
って、信号配線を他の配線から離して形成し、これによ
って、信号配線に雑音が混入されないように構成しても
、信号配線につき、寸法精度の低下を招くことはない。
また、第２の発明においては、信号配線の片側又は両側
に設けられる配線は、電源に接続されるので、信号配線
をシールドして雑音の混入を遮断する機能を有している
。したがって、信号配線を他の配線と近接して設けるこ
とができる。
に設けられる配線は、電源に接続されるので、信号配線
をシールドして雑音の混入を遮断する機能を有している
。したがって、信号配線を他の配線と近接して設けるこ
とができる。
［実施例］
以下、第１図ないし第４図を参照して、本発明の各種実
施例につき説明するが、本発明は、これら実施例に限定
されるものではない。
施例につき説明するが、本発明は、これら実施例に限定
されるものではない。
１ｊ〈第１ ）
第１図は本発明の第１実施例の要部を示す斜視図であっ
て、この第１実施例は、信号配線１１の両側に信号配線
１１に沿って配線１２．１３を設け、これら配線１２．
１３をフローティング状態にしたものである。なお、１
４は基板、１５は絶縁層である。
て、この第１実施例は、信号配線１１の両側に信号配線
１１に沿って配線１２．１３を設け、これら配線１２．
１３をフローティング状態にしたものである。なお、１
４は基板、１５は絶縁層である。
かかる第１実施例においては、配線１２．１３は、フロ
ーティング状態にされているので、信号配線１１をシー
ルドする機能は有していないが、これら配線は、信号配
線に沿って設けられている以上、マイクロ・ローディン
グ効果を抑制する機能は有している。
ーティング状態にされているので、信号配線１１をシー
ルドする機能は有していないが、これら配線は、信号配
線に沿って設けられている以上、マイクロ・ローディン
グ効果を抑制する機能は有している。
したがって、この第１実施例によれば、信号配線１１を
他の配線から離して形成し、これによって、信号配線１
１に雑音が混入されないようにしても、信号配線につき
、寸法精度の低下を招くことはない。換言すれば、信号
配線１１の寸法精度の低下を招くことなく、信号配線１
１の耐雑音性の向上化を図ることができる。
他の配線から離して形成し、これによって、信号配線１
１に雑音が混入されないようにしても、信号配線につき
、寸法精度の低下を招くことはない。換言すれば、信号
配線１１の寸法精度の低下を招くことなく、信号配線１
１の耐雑音性の向上化を図ることができる。
２ （第２゛
第２図は本発明の第２実施例の要部を示す斜視図であっ
て、この第２実施例は、信号配！！２１の両側に信号配
線２１に沿って配線２２．２３を設け、これら配線２２
．２３を電源（接地を含む）に接続したものである。な
お、２４は基板、２５は絶縁層である。
て、この第２実施例は、信号配！！２１の両側に信号配
線２１に沿って配線２２．２３を設け、これら配線２２
．２３を電源（接地を含む）に接続したものである。な
お、２４は基板、２５は絶縁層である。
かかる第２実施例においては、配線２２．２３は、一定
電圧に固定されるため、信号配線２１をシールドし、雑
音の混入を遮断する機能を有している。
電圧に固定されるため、信号配線２１をシールドし、雑
音の混入を遮断する機能を有している。
したがって、この第２実施例によれば、信号配線２１を
他の配線と近接して設けても雑音、の混入を防ぐことが
できる。また、このように、信号配線２１を他の配線と
近接して設けることによってマイクロ ローディング効
果を防止し、更に、高集積化をも図ることができる。換
言すれば、信号配線の寸法精度の低下を招くことなく、
信号配線の耐雑音性の向上化を図ることができるほか、
高集積化をも図ることができる。
他の配線と近接して設けても雑音、の混入を防ぐことが
できる。また、このように、信号配線２１を他の配線と
近接して設けることによってマイクロ ローディング効
果を防止し、更に、高集積化をも図ることができる。換
言すれば、信号配線の寸法精度の低下を招くことなく、
信号配線の耐雑音性の向上化を図ることができるほか、
高集積化をも図ることができる。
１旦」口１乳
第３区は本発明の第３実施例の要部を示す斜視図であっ
て、この第３実施例は、平行に配され、かつ、同相信号
φが伝送されるようになされた２本の信号配線３１Ａ、
３１Ｂの両側に、これら信号配線３１Ａ、３１Ｂに沿っ
て配線３２．３３を設け、これら配線３２．３３をフロ
ーティング状態にしたものである。なお、３４は基板、
３５は絶縁層である。
て、この第３実施例は、平行に配され、かつ、同相信号
φが伝送されるようになされた２本の信号配線３１Ａ、
３１Ｂの両側に、これら信号配線３１Ａ、３１Ｂに沿っ
て配線３２．３３を設け、これら配線３２．３３をフロ
ーティング状態にしたものである。なお、３４は基板、
３５は絶縁層である。
このように、平行に配され、かつ、同相信号が伝送され
る複数の、例えば、２本の信号配線３１Ａ、３１Ｂ間に
ついては、近接して配線してもクロストークによる雑音
は発生しない。
る複数の、例えば、２本の信号配線３１Ａ、３１Ｂ間に
ついては、近接して配線してもクロストークによる雑音
は発生しない。
したがって、このような場合には、個々の信号配線３１
Ａ、３１Ｂごとに、その両端に配線を設け、これら配線
をフローティング状態にしなくとも、信号配線３１Ａ、
３１Ｂを挟むように、その両端に配線３２．３３を設け
、これら配線３２．３３をフローティング状態とすれば
、第１実施例と同様の効果を得ることができる。
Ａ、３１Ｂごとに、その両端に配線を設け、これら配線
をフローティング状態にしなくとも、信号配線３１Ａ、
３１Ｂを挟むように、その両端に配線３２．３３を設け
、これら配線３２．３３をフローティング状態とすれば
、第１実施例と同様の効果を得ることができる。
なお、配線３２．３３を電源に接続すれば、第２実施例
と同様の効果を得ることができることは言うまでもない
。
と同様の効果を得ることができることは言うまでもない
。
寒Ａ」口１殊
第４図は本発明の第４実施例の要部を示す斜視図であっ
て、この第４実施例は、特に、所定のピッチＰで配線レ
イアウトが行われるようになされた半導体集積回路装置
、例えば、ゲートアレイ型半導体集積回路装置において
、信号配線４１の両側に２ピツチ離して配線４２．４３
を設け、これら配線４２．４３をフローティング状態に
したものである。なお、４４は基板、４５は絶縁層であ
る。
て、この第４実施例は、特に、所定のピッチＰで配線レ
イアウトが行われるようになされた半導体集積回路装置
、例えば、ゲートアレイ型半導体集積回路装置において
、信号配線４１の両側に２ピツチ離して配線４２．４３
を設け、これら配線４２．４３をフローティング状態に
したものである。なお、４４は基板、４５は絶縁層であ
る。
かかる第４実施例によれば、ゲートアレイ型半導体集積
回路装置につき、第１実施例と同様の効果を得ることが
できるほか、図中、二点鎖線Ｘ、Ｙで示す位置、即ち、
信号配線４１から１ピツチ離した位置に配線４２．４３
を設ける場合に比較して、信号配線４１の寄生容量を小
さく抑え、信号配線４１の寄生容量による信号伝送の遅
延を小さく抑えることができる。したがって、この第４
実施例は、特に、チャネルピッチを狭くするゲートアレ
イ型半導体集積回路装置に適用して好適である。
回路装置につき、第１実施例と同様の効果を得ることが
できるほか、図中、二点鎖線Ｘ、Ｙで示す位置、即ち、
信号配線４１から１ピツチ離した位置に配線４２．４３
を設ける場合に比較して、信号配線４１の寄生容量を小
さく抑え、信号配線４１の寄生容量による信号伝送の遅
延を小さく抑えることができる。したがって、この第４
実施例は、特に、チャネルピッチを狭くするゲートアレ
イ型半導体集積回路装置に適用して好適である。
なお、配線４２．４３を電源に接続すれば、第２実施例
と同様の効果を得ることができることは言うまでもない
。
と同様の効果を得ることができることは言うまでもない
。
丈１日【
上述の第１実施例ないし第４実施例においては、信号配
線の両側に配線を設け、これら配線をフローティング状
態又は電源に接続した場合につき述べたが、この代わり
に、信号配線の片側に配線を設け、この配線をフローテ
ィング状態又は電源に接続するように構成することもで
きる。この場合には、各側につき、対応する各実施例よ
りも効果は劣るものの、対応する各実施例と同様の効果
を得ることができる。
線の両側に配線を設け、これら配線をフローティング状
態又は電源に接続した場合につき述べたが、この代わり
に、信号配線の片側に配線を設け、この配線をフローテ
ィング状態又は電源に接続するように構成することもで
きる。この場合には、各側につき、対応する各実施例よ
りも効果は劣るものの、対応する各実施例と同様の効果
を得ることができる。
［発明の効果］
本発明によれば、以下のような効果を得ることができる
。
。
即ち、まず、第１の発明によれば、信号配線の片側又は
両側に配線を設け、該配線をフローティング状態にする
という構成を採用したことにより、該配線をマイクロ・
ローディング効果を軽減するために機能させることがで
きるので、信号配線を他の配線から離して形成し、信号
配線に雑音が混入されないようにしても、寸法精度の低
下を招かない。即ち、信号配線の寸法精度の低下を招く
ことなく、信号配線の耐雑音性の向上化を図ることがで
きる。
両側に配線を設け、該配線をフローティング状態にする
という構成を採用したことにより、該配線をマイクロ・
ローディング効果を軽減するために機能させることがで
きるので、信号配線を他の配線から離して形成し、信号
配線に雑音が混入されないようにしても、寸法精度の低
下を招かない。即ち、信号配線の寸法精度の低下を招く
ことなく、信号配線の耐雑音性の向上化を図ることがで
きる。
また、第２の発明によれば、信号配線の片側又は両側に
該信号配線に沿って配線を設け、該配線を電源に接続す
るという構成を採用したことにより、該配線によって信
号配線をシールドとして雑音を遮断することができるの
で、信号配線を他の配線と近接して設けることができる
し、また、このように、信号配線を他の配線と近接して
設けることによってマイクロ・ローディング効果を防止
し、更に、高集積化をも図ることができる。即ち、信号
配線の寸法精度の低下を招くことなく、信号配線の耐雑
音性の向上化を図ることができるほか、高集積化をも図
ることができる。
該信号配線に沿って配線を設け、該配線を電源に接続す
るという構成を採用したことにより、該配線によって信
号配線をシールドとして雑音を遮断することができるの
で、信号配線を他の配線と近接して設けることができる
し、また、このように、信号配線を他の配線と近接して
設けることによってマイクロ・ローディング効果を防止
し、更に、高集積化をも図ることができる。即ち、信号
配線の寸法精度の低下を招くことなく、信号配線の耐雑
音性の向上化を図ることができるほか、高集積化をも図
ることができる。
第１図は第１実施例の要部を示す斜視図、第２図は第２
実施例の要部を示す斜視図、第３図は第３実施例の要部
を示す斜視図、第４図は第４実施例の要部を示す斜視図
、第５図はマイクロ・ローディング効果を説明するため
の断面図である。 １１．２１．３１Ａ、３１Ｂ、４１・・・信号配線１２
．１３．２２．２３．３２．３３．４２．４３・・・本
発明の目的を達成する配線第１実施例 第１図 第２実施例 第２図 ψ φ 第３実施例 第３図 第４実施例 第４図
実施例の要部を示す斜視図、第３図は第３実施例の要部
を示す斜視図、第４図は第４実施例の要部を示す斜視図
、第５図はマイクロ・ローディング効果を説明するため
の断面図である。 １１．２１．３１Ａ、３１Ｂ、４１・・・信号配線１２
．１３．２２．２３．３２．３３．４２．４３・・・本
発明の目的を達成する配線第１実施例 第１図 第２実施例 第２図 ψ φ 第３実施例 第３図 第４実施例 第４図
Claims (4)
- （１）一又は平行に配され、同相信号が伝送されるよう
になされた複数本の信号配線の片側又は両側に該信号配
線に沿って配線を設け、該配線をフローティング状態に
してなることを特徴とする半導体集積回路装置。 - （２）一又は平行に配され、同相信号が伝送されるよう
になされた複数本の信号配線の片側又は両側に該信号配
線に沿って配線を設け、該配線を電源に接続してなるこ
とを特徴とする半導体集積回路装置。 - （３）所定のピッチで配線レイアウトが行われて構成さ
れる半導体集積回路装置において、 一又は平行に配され、同相信号が伝送されるようになさ
れた複数本の信号配線の片側又は両側に該信号配線に沿
って２ピッチ以上離して配線を設け、該配線をフローテ
ィング状態にしてなることを特徴とする半導体集積回路
装置。 - （４）所定のピッチで配線レイアウトが行われて構成さ
れる半導体集積回路装置において、 一又は平行に配され、同相信号が伝送されるようになさ
れた複数本の信号配線の片側又は両側に該信号配線に沿
って２ピッチ以上離して配線を設け、該配線を電源に接
続してなることを特徴とする半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019431A JPH03224261A (ja) | 1990-01-30 | 1990-01-30 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019431A JPH03224261A (ja) | 1990-01-30 | 1990-01-30 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03224261A true JPH03224261A (ja) | 1991-10-03 |
Family
ID=11999095
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019431A Pending JPH03224261A (ja) | 1990-01-30 | 1990-01-30 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03224261A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03238823A (ja) * | 1990-02-15 | 1991-10-24 | Nec Corp | 半導体集積回路 |
| US5309015A (en) * | 1991-11-14 | 1994-05-03 | Hitachi, Ltd. | Clock wiring and semiconductor integrated circuit device having the same |
| JP2000040701A (ja) * | 1998-07-23 | 2000-02-08 | Texas Instr Japan Ltd | クロストーク防止回路 |
| US6128347A (en) * | 1996-09-10 | 2000-10-03 | Nec Corporation | Signal transmission circuit with protection line driven with signal having same phase as transmission signal |
| JP2006173382A (ja) * | 2004-12-16 | 2006-06-29 | Elpida Memory Inc | 半導体チップ及び半導体チップの設計変更方法 |
| JP2006253498A (ja) * | 2005-03-11 | 2006-09-21 | Matsushita Electric Ind Co Ltd | 半導体集積回路装置 |
| JP2007149826A (ja) * | 2005-11-25 | 2007-06-14 | Matsushita Electric Ind Co Ltd | スタンダードセルおよびこれを備えた半導体集積回路 |
| JP2016046395A (ja) * | 2014-08-22 | 2016-04-04 | 株式会社東芝 | 半導体スイッチ |
-
1990
- 1990-01-30 JP JP2019431A patent/JPH03224261A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03238823A (ja) * | 1990-02-15 | 1991-10-24 | Nec Corp | 半導体集積回路 |
| US5309015A (en) * | 1991-11-14 | 1994-05-03 | Hitachi, Ltd. | Clock wiring and semiconductor integrated circuit device having the same |
| US6128347A (en) * | 1996-09-10 | 2000-10-03 | Nec Corporation | Signal transmission circuit with protection line driven with signal having same phase as transmission signal |
| JP2000040701A (ja) * | 1998-07-23 | 2000-02-08 | Texas Instr Japan Ltd | クロストーク防止回路 |
| JP2006173382A (ja) * | 2004-12-16 | 2006-06-29 | Elpida Memory Inc | 半導体チップ及び半導体チップの設計変更方法 |
| JP2006253498A (ja) * | 2005-03-11 | 2006-09-21 | Matsushita Electric Ind Co Ltd | 半導体集積回路装置 |
| JP2007149826A (ja) * | 2005-11-25 | 2007-06-14 | Matsushita Electric Ind Co Ltd | スタンダードセルおよびこれを備えた半導体集積回路 |
| JP2016046395A (ja) * | 2014-08-22 | 2016-04-04 | 株式会社東芝 | 半導体スイッチ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6130484A (en) | Semiconductor device | |
| US5216280A (en) | Semiconductor integrated circuit device having pads at periphery of semiconductor chip | |
| EP0181059B1 (en) | Semiconductor integrated circuit for clock distribution | |
| JP2000269211A (ja) | 半導体装置 | |
| JPH0828421B2 (ja) | 半導体集積回路装置 | |
| JPH03224261A (ja) | 半導体集積回路装置 | |
| KR19980044215A (ko) | 반도체소자의 배선구조 및 그 형성방법 | |
| KR930005493B1 (ko) | 반도체집적회로장치 | |
| US5448088A (en) | Semiconductor integrated circuit having lengthened connection pins for connection to external wirings | |
| US6720636B2 (en) | Semiconductor device with a staggered pad arrangement | |
| JPH0821595B2 (ja) | 半導体装置 | |
| KR910007900B1 (ko) | 반도체 집적회로장치 | |
| US6013924A (en) | Semiconductor integrated circuit and method for making wiring layout of semiconductor integrated circuit | |
| KR100329952B1 (ko) | 반도체 집적 회로 장치와 그 배선 배치 방법 | |
| JPH02284448A (ja) | 半導体装置 | |
| JP4255141B2 (ja) | 半導体装置 | |
| JP2839722B2 (ja) | 集積回路装置 | |
| JPH0590427A (ja) | 半導体集積回路装置 | |
| KR980012158A (ko) | 반도체 장치 | |
| JPH03114257A (ja) | ゲートアレイ方式の半導体集積回路 | |
| JPH022122A (ja) | 半導体集積回路装置 | |
| JPH02105532A (ja) | 半導体集積回路装置 | |
| JPS62229958A (ja) | 半導体装置 | |
| JPH03203363A (ja) | 半導体装置 | |
| JPH04162669A (ja) | 半導体集積回路 |