JPH0322436A - 半導体装置およびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 半導体装置およびその製造方法、特にＬＳＩチップの突
出電極（Ｂｕｍｐ、バンプ電極）とその製造方法に関し
、 バンプ雫極の表面に凹部が作られることによるリード線
とバンプ電極との接触面積の減少、絶縁膜のクラックの
発生などを防止するために、表面が平坦な電極とその製
造方法を提供することを目的とし、 第１の導電層の表面に形成され、該第１の導電層を露出
させる開孔部を有する絶縁膜と、該絶縁膜上、及び該開
孔部の底面上に形成され、中心からはずれて該開孔部が
位置し、該開孔部上の表面に凹部が形成される電極と、
該凹部を含まない該電極表面に加圧接続される配線とを
有する半導体装置、および第１の導電層の表面に、絶縁
膜を被着形成する工程該絶縁膜を選択的に開孔して、該
第１の導電層を露出させる開孔部を形成する工程該絶縁
膜表面から該開孔部の底面に延在するように、下地導電
層を形或する工程と、該下地導電層表面の該開孔部を含
まない表面に、レジスト層をパターニング形成し、該レ
ジスト層が形成されない表面の中心からはずれて該開孔
部が位置する工程と、該下地導電層の該レジスト層が形
或されない表面に、電解メッキして電極を形成し、前記
開孔部上の該電極の表面に凹部が形成される工程と、該
凹部を含まない該電極の上面に、配線を加圧して接続す
る工程とを有する半導体装置の製造方法を含み構威する
。

〔産業上の利用分野〕

本発明は、半導体装置およびその製造方法、特にＬＳＩ
チップの突出電極（Ｂｕｍｐ，バンプ電極）とその製造
方法に関する。

〔従来の技術〕

突出電極を用いる接続方式は、単位チップ面積当たりの
入出力（Ｉ／Ｏ）電極数を増やすことができ、かつ、組
立速度が早くなり、加えて実装基材の形状、寸法などの
面で応用性が増すというような理由で、今後その利用価
値がさらに向上することが期待されている。例えば、従
来のワイヤボンデイング技術では、電極の一つずつにワ
イヤをそれぞれ接着していたために、実装基材の電極の
すべて？ワイヤを接着するのに時間がかかり、また実装
基材の厚さをワイヤボンデイングの衝撃に鮒えうる厚さ
にする必要があり、さらにはワイヤボンディングの実施
においてワイヤボンダーそれ自体の大きさに応じて電極
間に十分な間隔をおかなければならない、というような
制約があったが、突出電極を用いるとテープに装着され
たインナーリード（リード線〉を一度に熱圧着などに■
より接着しうる利点がある。かくして、突出電極を用い
る接続方式の技術レベルが向上してきたのであるが、そ
れに伴い、突出電極の表面の平坦度が実装する際の接続
に及ぼす影響を無視することができない情勢になり、突
出電極の表面を平坦にする技術の研究が進められている
。

第３図は一般的な従来の突出電極（以下にはバンプ電極
と呼称する。）の構造を示す断面図である。このバンプ
電極において、実装基材例えば半導体基板３ｌ上に形成
された例えばアルξニウム（Ａｎ）の電極３２の上の例
えば窒化シリコン（ＳｉｓＮ４）のパッシベーションＮ
（保護絶縁膜）３３にコンタクトホール３４を通常の技
術で形成し、バリアメタルｌｉ３５を介して電解メッキ
によって例えば金（Ａｕ）のバンプ電極３６を形成する
ものである。なお同図中、３８はリード線を示す。

この構造では、バンプ電極３６の表面は、コンタクトホ
ール３４の凹形が拡大されて転写され、中央に凹部３７
が作られたくぼんだ形状のものとなっている。

このようなくぼんだ形状が作られる理由について説明す
ると、アルξ膜を形成した基板の全面に、パッシベーシ
ョン膜を形成した後、アルミ膜上のバッシベーション膜
を選択的に除去して、アルミ電極を露出させる工程手順
では、パツシベーション膜除去のマスク形成に位置合わ
せのマージンを考慮する必要があるため、アル藁電極上
のパツシベーション膜をすべて取り去りアルミ電極面で
の段差をなくすことはできない。さらに、このアルξ面
に、バリアメタルを形或する際にもやはりマージンの考
慮が必要になり、バンプがメッキされる面には、凹凸が
できてしまう。通常のメッキでは、常にメッキ面から均
一な厚さに形成されるので、このように凹凸面に形成し
た場合には、バンプ電極の上面まで凹凸ができてしまう
。

〔発明が解決しようとする課題〕

従って、実装基板である半導体基板３１とリード線３８
を介して接続する際に、バンプ電極３６とリード線３８
との接触面積が小になるだけでなく、リード線３８を接
着する際に加えられる圧力が同図の破線矢印で示すよう
に局所的に集中し、パッシベーション層３３にクラック
が発生する問題がある。

そこで本発明は、バンプ電極の表面に凹部が作られるこ
とによるリード線とバンプ電極との接触面積の減少、絶
縁膜のクラックの発生などを防止するために、表面が平
坦な電極とその製造方法を提供することを目的とする。

〔課題を解決するための手段〕

上記課題は、第１の導電層の表面に形成され、該第１の
導電層を露出させる開孔部を有する絶縁膜と、該絶縁股
上、及び該開孔部の底面上に形成され、中心からはずれ
て該開孔部が位置し、該開孔部上の表面に凹部が形成さ
れる電極と、該凹部を含まない該電極表面に加圧接続さ
れる配線とを有する半導体装置、および第１の導電層の
表面に、絶縁膜を被着形或する工程該絶縁膜を選択的に
開孔して、該第１の導電層を露出させる開孔部を形成す
る工程該絶縁膜表面から該開孔部の底面に延在するよう
に、下地導電層を形成する工程と、該下地導電層表面の
該開孔部を含まない表面に、レジスト層をバターニング
形成し、該レジスト層が形成されない表面の中心からは
ずれて該開孔部が位置する工程と、該下地導電層の該レ
ジスト層が形成されない表面に、電解メッキして電極を
形成し、前記開孔部上の該電極の表面に凹部が形成され
る工程と、該凹部を含まない該電極の上面に、配線を加
圧して接続する工程とを有する半導体装置の製造方法に
よって解決される。

〔作用〕

第１図は本発明実施例の図で、その（ａ）は平面図、そ
の（ロ）は同図（ａ）のｘ−ｘ’線断面図で、図中、１
１は実装基材、例えば半導体基板、１３は第１の導電層
、１４は絶縁膜、１５は開孔部、１６は下地導電′層、
１７は電極、２１は配線を示す。この構造において、第
１の導電層１３上の絶縁膜１４に、同図（ａ）に示され
るように第１の導電層１３の中央よりもずれた位置にお
いて小さな開孔部１５を形成し、さらに下地導電層１６
を介してメッキで電極１７を形或する。

すなわち本発明では、第１図（ハ）に示すように、第１
の導電層１３上の絶縁膜１４を広く残し、メッキによっ
て電極１７を形成するもので、メッキしたときには下地
が平坦であるので、電極１７はその平坦性を転写して表
面が平坦になり、上記した従来の課題が解決されるので
ある。

〔実施例〕

以下、本発明を図示の実施例により具体的に説明する。

再び第１図を参照すると、実装基材である例えば半導体
基板１１の上に形成された第１の導電層１３は、開孔部
形成部が第１の導電層の本体部分から突出した張出し部
分１３ａ内に位置するよう形成しておき、この第１の導
電層１３をおおっている絶縁膜１４の開孔部形或部であ
る張出し部分１３ａの上の部分に開孔部１５を開孔する
。このようにして、開孔部１５は、第１の導電層１３に
対して、従来よりも小さく、かつ、第１の導電層１３の
中央からずれた位置に開孔される。そして、第１の導電
層１３との密着性が高く、電解メッキにおける電極の役
割を果たす下地導電層１６を形成し、全面にレジストを
塗布し、知られたりソグラフィ技術で電極をメッキで形
或するためのパターンを形或する。電極１７の大きさは
、リード線との密着性が十分得られる程度のものである
必要があり、また、半導体基板１１にタレタリング（く
ぼみ形或）などの障害を発生しないよう第１の導電層１
３よりも小さく形成してある。レジストを除去した後に
、下地導電層１６をエッチングし電極形成は終了する。

配線２１を接続するときには、電極１７の広い平坦な表
面と全面にわたって接続し、開孔部１５の上方の電極に
形成される凹部１８の部分では配線２１は接触していな
い。

従って、配線２１の接着において配線２１に加えられる
力は電極１７のほぼ全体にわたって均分化され、絶縁膜
１４に加わる力も均分化されるので、従来例のように絶
縁膜１４にクラックが発生することが防止される。

本発明の変形例においては、電極１７を第１図（ａ）に
破線で示される電極の延在部分１７ａにまで拡がるよう
に形成し、かつ、配線２１を破線で示される配線の延在
部分２１ａまで延在させ、しかも配線２１は、電極１７
の凹部１８をまたぐことのないよう、第１図（ａ）の平
面図に破線で示すように接着する。こうすることによっ
て、配線２ｌは電極１７の平坦な表面と配線２１の全長
にわたって接触することになり、従来例の問題が回避さ
れる。

次に、第２図を参照して本発明実施例を形成する方法を
説明する。

第２図（ａ）参照： ？導体基板１１上に絶縁膜１２例えばＳｉＯ■膜ｌ２を
知られた熱酸化などの方法で１０００人の厚さに形成し
、その上に例えばＭを１Ｉｌｍの厚さに蒸着し、それを
第１図に示される形状にパターニングして第１の導電層
１３を形成し、さらにその上に例えばＳｉ３Ｎａからな
るｗ！１縁１１Ａ１４を１　ｐｍ〜１．５．１１１０の
厚さに形或する。

第２図（ロ）参照： 絶縁膜１４に通常のフォトプロセスで導通用の開孔部１
５を形或する。開孔部１５の位置および形状は第１図（
ａ）の平面図に示されるものと同じで、第１の導電層１
３の中央からずれた位置にある。

第２図（Ｃ）参照： 全面にチタン（Ｔｉ）膜とパラジウム（Ｐｄ）膜とをそ
れぞれ３０００　Ａの厚さにスパッタリング被着して電
極のための下地導電層１６を形成する。なお、下地導電
１１１６は、バリアメタル層としての機能の他に、メッ
キ時の電極としての役割も果たすものである。

１１ ｌ２ 第２図（ｄ）参照： 下地導電層ｌ６の上に電極を形成するためのレジスト層
１９を形成すべき電極の高さに対応して例えば３０−の
厚さに塗布した後に、開孔部１５を含めるよう所定のパ
ターンを焼き付け、現像する。

第２図（ｅ）参照： レジスト層ｌ９をマスクとして金（Ａｕ）メッキを施す
ことにより、＾Ｕからなる電極１７を形或する。

第２図（ｆ）参照： 最後にレジスト層１９を溶解除去し、しかる後に電極１
７をマスクとして下地導電層１６をエッチングし、電極
付半導体装置を完威する。

ところで、本願発明によって解決しようとする課題を対
象とする発明がいくつか公にされている。

その一つに特開昭６２−９４９６２号公報があり、それ
に開示された発明は、第４図を参照すると、半導体基板
４１上に設けられた第１の絶縁膜４２と、第１の絶縁膜
４２上に設けられた第１の配線層４３と第１の配線層４
３上に選択的に開口部４５を有しこの開口部４５以外の
全面をおおう第２の絶縁膜４４と、第２の絶縁膜４４の
上に設けられ開口部４５を介して第１の配線層４３と電
気的に接続するパッド４６と、このパッド４６と同時に
同材料で形成されパッド４６に接続する第２の配線層（
図示せず）と、開口部４５の存在によってパッド４６に
形成される四部の深さ寸法とほぼ同じ寸法の厚さを有し
バッド４６の周辺部をおおい中央部はおおわない第３の
絶縁膜４７と、第３の絶縁膜４７でおおわれた周辺部を
含めたバッド４６上に設けられたバンプ５０を含むもの
である。なお同図中、４８はコンタクト金属層、４９は
バリア金属層である。

この公知例では、バンプ電極表面の平坦化のために、開
口部４５に第３の絶縁膜４７を埋めている。

従って、導通用の開口部４５を開口する工程が２度にな
りその分工程数が増えるのに対し、本願発明では公知例
の第２の絶縁膜４４に対応する絶縁１１ｌ１４を形成す
る工程は従来例と同じでよいため製造方法が容易になる
。

１３ ｌ４ さらに、公知例では、第１の配線層４３の上にさらにも
う１層のパッド４６が必要であるが、本願の発明では第
１の導電層１３は従来例と同様に１層で足りるので、製
作が容易である。

上記のようにこの公知例は工程数が増えるものであるが
、本願発明の方法はより容易に実施しうる利点があるも
のである。

もう一つ−の公知例は特開昭６　２−２　０　６　８　
５　６号公報で、この公報に開示された発明は、第５図
を参照すると、基板５１上に設けた配線層５２と、配線
層５２上に設けた保護用絶縁膜５３とそれに設けた導通
用孔５４と、この導通用孔５４を介して配線層５２と電
気的に接続されたバンプ電極５７を具備した半導体装置
において、バンプ電極５７が、導通用孔５４の部分の配
線層、配線層５２から引き出され、絶縁膜５３上に設け
られた引き出し配線層５９上に設けられてなるもので、
この引き出し配線層５９は下地導電膜５５と最上層６０
とによって構威されるものである。

この公知例においては、引き出し配線層の最上が必要で
あるが、本願発明では電極１７それ自体をマスクとして
いるので工程数が少なく、製作が容易である。

また同公知例では、導通用孔５４から引き出し配線１１
ｉ５９を引き出すので、導通用孔５４形或部分の面積が
余分に必要となり、半導体装置の集積化に反するもので
あるが、本願発明では、第１の導電層１３の寸法や位置
は従来と同じで、導通用の開孔部を小さくするだけであ
るので、公知例のように余分な面積を必要としないもの
である。

なお、電解メッキ以外の方法で電極１７が形成される場
合には、メッキ電極をなす下地導電層１６は必要としな
いものである。

〔発明の効果〕

以上のように本発明によれば、以下の効果を奏し、実装
をよりいっそう確実なものにすることができ、半導体装
置の信頼性向上に寄与するところが大きい。

１５ １６ （ａ）　　電極１７の表面が平坦。

Ｏ）実装基材等と配線２１を介して接続する際に配線２
１との接触面積が確保できるため、安定した接続となる
。

（Ｃ）　　電極１７が金の場合、第１の導電層１３との
密着性よりも、絶縁膜１４との密着性の方が良いので、
絶縁膜１４との密着面積を大きくすることによって密着
性が向上する。

（ｄ）　　配線２１の接続のとき、広い面積で一様に応
力を吸収するので、絶縁膜１４にクランクが生じにくい
。

【図面の簡単な説明】 第１図は本発明実施例の図で、その（ａ）は平面図、そ
の（ｂ）は断面図、 第２図（ａ）〜（ｆ）は本発明実施例の製造工程断面図
、第３図は従来のバンブ電極の断面図、 第４図と第５図はそれぞれ公知例断面図である。 図中、 １１は半導体基板（実装基材）、 １２は絶縁膜、 １３は第１の導電層、 １３ａは張出し部分、 ｌ４は絶縁膜、 １５は開孔部、 １６は下地導電層、 １７は電極、 １７ａは電極の延在部分、 １８は凹部、 １９はレジスト層、 ２ｌは配線、 ２１ａは配線の延在部分 を示す。

Claims (2)

【特許請求の範囲】
1. （１）第１の導電層（１３）の表面に形成され、該第１
   の導電層（１３）を露出させる開孔部（１５）を有する
   絶縁膜（１４）と、 該絶縁膜（１４）上、及び該開孔部（１５）の底面上に
   形成され、中心からはずれて該開孔部（１５）が位置し
   、該開孔部（１５）上の表面に凹部（１８）が形成され
   る電極（１７）と、 該凹部（１８）を含まない該電極（１７）表面に加圧接
   続される配線（２１）と を有する半導体装置。
2. （２）第１の導電層（１３）の表面に、絶縁膜（１４）
   を被着形成する工程と、 該絶縁膜（１４）を選択的に開孔して、該第１の導電層
   （１３）を露出させる開孔部（１５）を形成する工程該
   絶縁膜（１４）表面から該開孔部（１５）の底面に延在
   するように、下地導電層（１６）を形成する工程と、該
   下地導電層（１６）表面の該開孔部（１５）を含まない
   表面に、レジスト層（１９）をパターニング形成し、該
   レジスト層（１９）が形成されない表面の中心からはず
   れて該開孔部（１５）が位置する工程と、該下地導電層
   （１６）の該レジスト層（１９）が形成されない表面に
   、電解メッキして電極（１７）を形成し、前記開孔部（
   １５）上の該電極（１７）の表面に凹部（１８）が形成
   される工程と、 該凹部（１８）を含まない該電極（１７）の上面に、配
   線（２１）を加圧して接続する工程と、 を有する半導体装置の製造方法。