JPH03225559A - プリント基板レイアウト装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、ＣＡＤ等による電気回路図作成装置で作成
された回路図情報からプリント基板をレイアウトするプ
リント基板レイアウト装置に関し、特に回路図を構成す
る多数の論理素子をＩＣパッケージに自動的に割付ける
技術に関する。

〔従来の技術〕

近年、電気回路図をＣＡＤ等による電気回路図作成装置
によって作成することが多くなり、その回路図情報（デ
ータ）に実装情報を付加するようなことも行なわれてい
る（例えば、特開昭６３−２０６８６９号公報参照）９ しかし、その作成された回路図から実際のプリント基板
をレイアウトするためには１回路図内の各論理素子をＩ
Ｃパッケージに割付けなければならない。

またその際、各論理回路をその駆動電源に合ったＩＣパ
ッケージに割付けなければならない。

そのため、従来のプリント基板レイアウト装置では、一
般にオペレータによる手作業で多数ページに亘る回路図
から論理素子を見つけ、それを駆動電源によって分類し
て所要のＩＣに割付けていた。

〔発明が解決しようとする課題〕

しかしながら、このような従来の手作業による論理素子
の割付けでは１６回路図が複雑で多数ページに亘るもの
だったりすると、論理素子の抽出。

分類２割付けに多大な作業時間を要していた。

また、プリント基板レイアウト装置内で、開動電源を手
作業でＩＣパッケージに定義したり、ＩＣパッケージの
割付けを手作業で定義したりするため、多くの時間を費
やすばかりか、ＩＣ素子の駆動電源を間違えたりするこ
ともあった。

この発明は上記の点に鑑みてなされたものであり、作成
された回路図情報からその各論理素子を自動的にＩＣパ
ッケージに正しく割付けられるようにして、プリント基
板レイアウトの作業能率を向上させると共に、各ＩＣ素
子の駆動電源を間違いなく定義できるようにすることを
目的とする。

〔課題を解決するための手段〕

この発明は上記の目的を達成するため、回路図及びその
回路に使用されている各部品の識別名。

識別コード、駆動電源等の部品情報と１個のＩＣパッケ
ージへの最大論理素子割付は数の情報を含む回路図情報
を記憶させる回路図情報記憶手段と、この回路図情報記
憶手段から上記回路図情報を読み込む回路図情報読出手
段と、その読み込んだ回路図情報のうちの部品の識別名
と識別コードで特定できる論理素子を部品識別名と駆動
電源によって分類する論理素子分類手段と、その分類さ
れた論理素子群ごとに上記読み込んだ回路図情報のうち
の最大論理素子割付は数の情報に基づいてその全ての論
理素子を割付けるのに必要なＩＣパッケージの数を算出
するＩＣパッケージ自動算出手段と、それによって算出
された各ＩＣパッケージに論理素子分類手段によって分
類された各論理素子を割付ける論理素子自動割付手段と
、その割付はデータを記憶する割付はデータ記憶手段と
を備えたプリント基板レイアウト装置を提供するもので
ある。

〔作　用〕

この発明によるプリント基板レイアウト装置は、上記の
構成により、回路図情報記憶手段から所要の回路図情報
を読み込み、その回路図情報のうちの論理素子をその部
品識別名と駆動電源によって自動的に分類し１て、その
分類した論理素子群ごとに上記回路図情報のうちの最大
論理素子割付は数の情報に基づいてその全ての論理素子
を割付けるのに必要なＩＣパッケージの数を自動的に算
出し、その各ＩＣパッケージに分類された各論理素子を
自動的に割付け、その割付はデータを割付はデータ記憶
手段が記憶する。

したがって、作成された回路図情報からその各論理素子
を自動的に所要のＩＣパッケージに正しく割付けること
ができる。

〔実施例〕

以下、この発明の実施例を図面によって具体的に説明す
る。

第２図は、この発明の一実施例であるプリント基板レイ
アウト装置の構成を示すブロック図であり、データ処理
部１が、この発明に係る各種の処理を実行する部分で、
ＣＰＵ、ＲＯＭ、及びＲＡＭ等からなるマイクロコンピ
ュータを使用している。

このデータ処理部１に対して、オペレータからの操作情
報を入力するためのキーボード２と、作成された回路図
情報や割付はデータを記憶するメモリ３と、割付は情報
を表示するためのＣＲＴ表示装置４及びプリント出力す
るためのプリンタ５がそれぞれ接続されている、 第１図は、このプリント基板レイアウト装置のこの発明
に係る機能を示す機能ブロック図である。

すなわち、このプリント基板レイアウト装置は、回路図
情報記憶手段１０２回路図情報読込手段１１．論理素子
分類手段１２．ＩＣパッケージ自動算出手段１３．論理
素子自動割付手段１４２割付はデータ記憶手段１５．及
び割付はデータ書込手段１６の各機能を備えている。

回路図情報記憶手段１０は、作成された回路図及びその
回路に使用されている各部品の識別名。

識別コード、能動電源等の部品情報と１個のＩＣパッケ
ージへの最大論理素子割付は数、及び論理素子割付はア
ドレス等の情報を含む回路図情報を記憶するものであり
、第２図に示したメモリ３の一部を使用する。

回路図情報読込手段１１は、回路図情報記憶手段１０か
らそこに記憶されている回路図情報の内の指定されたも
のを読み込む。

論理素子分類手段１２は１回路図情報読込手段１１によ
って読み込んだ回路図情報のうちの部品の識別名と識別
コードで特定できる論理素子を部品識別名と駆動電源に
よって分類する。

ＩＣパッケージ自動算出手段１３は、論理素子分類手段
１２によって分類された論理素子群ごとに、回路図情報
読込手段１１が読み込んだ回路図情報のうちの最大論理
素子割付は数の情報に基づいてその全ての論理素子を割
付けるのに必要なＩＣパッケージの数を算出する。

論理素子自動割付手段１４は、ＩＣパッケージ自動算出
手段１３によって算出された各ＩＣパッケージに論理素
子分類手段１２によって分類された各論理素子を自動的
に割付ける。

割付はデータ記憶手段１５は、論理素子自動割付手段１
４による割付はデータを記憶し、割付はデータ書込手段
１６は、その割付はデータを回路図情報記憶手段１０に
書き込む。

第３図は、これらの各機能を実行する第２図のデータ処
理部１による処理を示すフローチャートである。

以下、このフローチャートにしたがって、この実施例の
作用を説明する。

まず、ステップ１でキーボード２から回路同名が入力さ
れると、ステップ２でメモリ３に記憶さ九でいる指定さ
れた回路図の回路図情報中の、論理素子を示す部品識別
コードとＩＣパッケージを示す部品識別コードと電源を
示す識別コードを持つ部品情報のみを読み込む。

そして、ステップ３，４で論理素子の部品名に駆動電源
の情報がある（入力済み）か否かをチエツクし、ないも
のがあればステップ５で先に読み込んだ電源を示す識別
コードを持つ部品の電源名称をＣＲＴ表示装置４に表示
して、その中からオペレータに駆動電源を選択させてキ
ーボード２によって入力させる。

次に、ステップ６で各論理素子を部品識別名と駆動電源
とで分類する。

その後、この回路図のプリント基板レイアウトが新規レ
イアウトか設計変更のレイアウトかをオペレータによる
キーボード２からの入力により判別する。

そして、新規レイアウトならばステップ８へ進み、読み
込んだＩＣパッケージの有無に係わらず、ステップ６で
分類した論理素子群ごとに、各部品が持っている最大論
理素子割付は数で、分類ごとに必要なＩＣパッケージ数
を自動算出する。

次に、ステップ９でその分類された論理素子群ごとに算
出された各ＩＣパッケージに、その最大論理素子割付は
数だけ論理素子を割付ける。

ステップ１０ではその割付はデータを一定のフォーマッ
トでメモリ３に書き込み、同時にＣＲＴ表示装置４にも
表示する。

さらに、ステップ１１でその割付はデータをメモリ３に
記憶されている回路図中に書き込む。

その書き込むデータは、ステップ８で算出されたＩＣパ
ッケージの識別名、識別コード、駆動電源と、ステップ
９で割付けられた各論理素子のＩＣパッケージの識別名
及び割付はアドレス等である６ 一方、ステップ７で新規レイアウトではなく、設計変更
のレイアウトであると判断した場合はステップ１２へ進
み、ステップ６で分類した論理素子群ごとに、各部品が
持っている前回レイアウトされた時に割付けられたＩＣ
パッケージ名と割付けアドレスによって、ステップ２で
読み込んだＩＣパッケージに割付けを試みる。

ここで、３種類のデータチエツクを行なう。

ステップ１３のデータチエツク■は、割付けようとする
論理素子が前回のレイアウト時に割付けられたデータを
持っているかどうかのチエツクである。

ステップ１４のデータチエツク■は、論理素子が持って
いる割付けられたＩＣパッケージ識別名が、ステップ２
で読み込んだＩＣパッケージ識別名中に存在するかどう
かのチエツクである。

ステップ１５のデータチエツク■は、論理素子が持って
いる割付はアドレスを他の論理素子が使用していないこ
とと、駆動電源が同じであることのチエツクである。

この３つのチエツクをパスしたものはステップ１６でそ
のまま割付けを行ない、いずれか１つでもパスしなかっ
たものについては、ステップ１７でその論理素子の持っ
ている割付けられたＩＣパッケージ識別名と割付はアド
レスをクリアして、新規に発生した論理素子とする。

そして、ステップ１８でその新規に発生した論理素子を
ステップ２で読み込んだＩＣパッケージに、ステップ１
５と同様なチエツクをかけながら割付けを行なう。

もし１次に割付けるためのＩＣパッケージのアドレスが
全てなくなったら、ステップ１９からステップ２０へ進
んで、１つずつＩＣパッケージを発生させてステップ１
８の割付は処理を行なう。

全ての論理素子の割付けが終了したら、ステップ２１で
１つも論理素子が割付いていないＩＣパッケージを検索
して、それをメモリ３に書き込む。

そして、ステップ２２で割付けられたデータをＣＲＴ表
示装置４に表示すると共に、メモリ３に一定のデータを
書き込む。

次に、ステップ２３で割付はデータを回路図に書き込む
。この時、ＩＣパッケージは増加したもののみを書き込
み、ステップ２１で検索した１つも論理素子が割付いて
いないＩＣパッケージは回路図から削除する６回路図に
書き込むその他のデータはステップ１１と同じである。

ステップ１１あるいは２３で割付はデータを回路図に書
き込んだ後、その割付はデータを出力したい場合は、プ
リンタによってリストとして出力させる。

プリント基板レイアウト時には、ステップ１０゜２１．
２２でメモリ３に書き込んだデータをレイアウト装置に
読み込ませる。

この実施例によれば、新規レイアウトばかりでなく、設
計変更のレイアウト（再レイアウト）の際にも、その作
業能率を大幅に高めることができる。

〔発明の効果′〕

以上説明してきたように、この発明によれば、回路図情
報からその各論理素子を駆動電源に応じて分類して、そ
の各論理素子群ごとに論理素子を割付けるためのＩＣパ
ッケージの数を算出して。

各論理素子を自動的に正しく割り付け、その割付はデー
タを記憶するので、プリント基板レイアウトの作業の能
率を大幅に向上させると共に、駆動電源を間違えて割付
けるようなことが皆無になり、レイアウト品質も向上す
る。

【図面の簡単な説明】

第１図は第２図の実施例におけるこの発明に係る機能構
成を示す機能ブロック図、 第２図はこの発明の一実施例であるプリント基板レイア
ウト装置の構成を示すブロック図、第６図は第２図のデ
ータ処理部による処理を示すフロー図である。 １・・・データ処理部　　２・・・キーボード３・・・
メモリ　　　　　４・・・ＣＲＴ表示装置５・・・プリ
ンタ　　　　１０・・・回路図情報記憶手段１１・・・
回路図情報読込手段 １２・・・論理素子分類手段 １３・・・ＩＣパッケージ自動算出手段１４・・・論理
素子自動割付手段 １５・・・割付はデータ記憶手段 １６・・・割付はデータ書込手段 第１ 図 第２図

Claims (1)

1. 【特許請求の範囲】 １　回路図及びその回路に使用されている各部品の識別
   名、識別コード、駆動電源等の部品情報と１個のＩＣパ
   ツケージへの最大論理素子割付け数の情報を含む回路図
   情報を記憶させる回路図情報記憶手段と、 この回路図情報記憶手段から前記回路図情報を読み込む
   回路図情報読込手段と、 該手段によつて読み込んだ回路図情報のうちの部品の識
   別名と識別コードで特定できる論理素子を部品識別名と
   駆動電源によつて分類する論理素子分類手段と、 該手段によつて分類された論理素子群ごとに、前記読み
   込んだ回路図情報のうちの最大論理素子割付け数の情報
   に基づいてその全ての論理素子を割付けるのに必要なＩ
   Ｃパッケージの数を算出するＩＣパッケージ自動算出手
   段と、 該手段によつて算出した各ＩＣパッケージに前記論理素
   子分類手段によつて分類された各論理素子を割付ける論
   理素子自動割付手段と、 該手段による割付けデータを記憶する割付けデータ記憶
   手段とを備えたことを特徴とするプリント基板レイアウ
   ト装置。