JPH03225845A - 集積回路 - Google Patents
集積回路Info
- Publication number
- JPH03225845A JPH03225845A JP2020250A JP2025090A JPH03225845A JP H03225845 A JPH03225845 A JP H03225845A JP 2020250 A JP2020250 A JP 2020250A JP 2025090 A JP2025090 A JP 2025090A JP H03225845 A JPH03225845 A JP H03225845A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- floating
- lsi
- state
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はＬＳＩ等の集積回路に関する。
従来の技術
近年、半導体技術の進歩は目ざましく、ＡＶ機器、ＯＡ
機器、ＨＡ機器等の分野における小型高性能で低価格の
ハイテク商品が続々と登場している。これらハイテク商
品の実現を可能としたのがＬＳＩ等の集積回路である。
機器、ＨＡ機器等の分野における小型高性能で低価格の
ハイテク商品が続々と登場している。これらハイテク商
品の実現を可能としたのがＬＳＩ等の集積回路である。
従来、この種のＬＳＩは、他の電子部品とともに基板上
に実装されて使用され、ＶＣＣ端子やＧＮＤ端子に電圧
を付加することにより無条件で動作状態になるように設
計されていた。
に実装されて使用され、ＶＣＣ端子やＧＮＤ端子に電圧
を付加することにより無条件で動作状態になるように設
計されていた。
発明が解決しようとする課題
しかしながら、このようなＬＳＩでは、ハードウェアの
動作チエツク等でＬＳＩを絶縁状態にしたい場合、その
ＬＳＩを基板上から取り除くかまたは電源端子を遮断し
なければ絶縁状態にすることができないという問題があ
った。さらに、ハードウェア上のＣＰＵ等と同じ動作を
するエミュレータを接続する場合、基板上からＣＰＵを
取り外さなければならないという問題があった。
動作チエツク等でＬＳＩを絶縁状態にしたい場合、その
ＬＳＩを基板上から取り除くかまたは電源端子を遮断し
なければ絶縁状態にすることができないという問題があ
った。さらに、ハードウェア上のＣＰＵ等と同じ動作を
するエミュレータを接続する場合、基板上からＣＰＵを
取り外さなければならないという問題があった。
本発明はこのような従来の問題を解決するものであり、
ＬＳＩ等の集積回路を基板上から取り外さずにフローテ
ィング状態にすることのできる優れた集積回路を提供す
ることを目的とするものである。
ＬＳＩ等の集積回路を基板上から取り外さずにフローテ
ィング状態にすることのできる優れた集積回路を提供す
ることを目的とするものである。
課題を解決するための手段
本発明は前記目的を達成するために、ＬＳＩ等の集積回
路内部の各出力部にスリーステート制御バッファを設け
るとともに、各スリーステート制御バッファの各イネー
ブル入力を−っにまとめてフローティング端子としたも
のである。
路内部の各出力部にスリーステート制御バッファを設け
るとともに、各スリーステート制御バッファの各イネー
ブル入力を−っにまとめてフローティング端子としたも
のである。
作用
したがって、本発明によれば、フローティング端子をＨ
ｉｇｈレベルにすることによって、ＬＳＩ等の動作を容
易に絶縁状態にする二とができ、ハードウェアの動作チ
エツク等をＬＳｌ等を取り除かずに行なうことができる
という効果を有する。
ｉｇｈレベルにすることによって、ＬＳＩ等の動作を容
易に絶縁状態にする二とができ、ハードウェアの動作チ
エツク等をＬＳｌ等を取り除かずに行なうことができる
という効果を有する。
実施例
第１図は本発明の一実施例の構成を示すものである。第
１図において、■はＬＳＩであり、２はＬＳ１１内部の
入力部、３は一１？ａ部、４は出力部である。５はＬＳ
ｌｌ内部の出力信号を制（社）するスリーステート制御
バッフ７６を備えたバッフ７部である。７は各スリース
テート制都バッファ６の各イネーブル人力を−っにまと
めてバッファ部５を制御することによりフローティング
状態にするフローティング端子である。８ａは入力端子
、８ｂは出力端子である。
１図において、■はＬＳＩであり、２はＬＳ１１内部の
入力部、３は一１？ａ部、４は出力部である。５はＬＳ
ｌｌ内部の出力信号を制（社）するスリーステート制御
バッフ７６を備えたバッフ７部である。７は各スリース
テート制都バッファ６の各イネーブル人力を−っにまと
めてバッファ部５を制御することによりフローティング
状態にするフローティング端子である。８ａは入力端子
、８ｂは出力端子である。
フローティング端子７は、第２図に示すようにＬＳＩ１
の上部中央部に設けられており、このフローティング端
子７に、ＩＣＥ（インサーキットエミュレータ）のコネ
クタ９が上から被せられて接続される。そしてフローテ
ィング端子７をＨｉｇｈレヘル（５Ｖ）にすることによ
りＬＳｌｌはフローティング状態となる。
の上部中央部に設けられており、このフローティング端
子７に、ＩＣＥ（インサーキットエミュレータ）のコネ
クタ９が上から被せられて接続される。そしてフローテ
ィング端子７をＨｉｇｈレヘル（５Ｖ）にすることによ
りＬＳｌｌはフローティング状態となる。
次に前記実施例における接続方法について説明する。第
３図に示すように、ＬＳＩＩは基板１０上に取り付けら
れている。そしてこのＬＳＩＩの上部にエミュレータコ
ネクタ９を被せる。エミュレータコネクタ９の裏面には
、ＬＳｌｌのフローティング端子７に接続可能なフロー
ティング接続ピン１１が設けられており、この接続ピン
１１をＬＳＩＩのフローティング端子７に接続した後、
ケーブル１２を通じて７０−テインク端子７をＨ１ｇｈ
レベルにすることにより、ＬＳｌｌはその出力端子８ｂ
から出力信号を出力せず、絶縁状態となる。なお、エミ
ュレータコネクタ９の裏面側部内側にはピン接触端子１
３がＬＳＩＩの各入出力端子ピン８に接触するようにな
っている。
３図に示すように、ＬＳＩＩは基板１０上に取り付けら
れている。そしてこのＬＳＩＩの上部にエミュレータコ
ネクタ９を被せる。エミュレータコネクタ９の裏面には
、ＬＳｌｌのフローティング端子７に接続可能なフロー
ティング接続ピン１１が設けられており、この接続ピン
１１をＬＳＩＩのフローティング端子７に接続した後、
ケーブル１２を通じて７０−テインク端子７をＨ１ｇｈ
レベルにすることにより、ＬＳｌｌはその出力端子８ｂ
から出力信号を出力せず、絶縁状態となる。なお、エミ
ュレータコネクタ９の裏面側部内側にはピン接触端子１
３がＬＳＩＩの各入出力端子ピン８に接触するようにな
っている。
次に前記実施例の動作について説明する。ＬＳ１１内部
の出力部４にはスリーステート制御バッファ部５が接続
されており、通常はＬＳ１１内部でＬｏｗレベルになっ
ており、電圧投入時に通常動作を行なう。フローティン
グ状態にする場合は、エミュレータコネクタ９のケーブ
ル１２を通じてフローティング端子７をＨｉｇｈレベル
にすることにより、バッファ部５のスリーステート制御
バッファ６の各イネーブル入力がＨｉｇｈになり、ＬＳ
ｒｌの出力端子８ｂが７０−ティング状態となる。
の出力部４にはスリーステート制御バッファ部５が接続
されており、通常はＬＳ１１内部でＬｏｗレベルになっ
ており、電圧投入時に通常動作を行なう。フローティン
グ状態にする場合は、エミュレータコネクタ９のケーブ
ル１２を通じてフローティング端子７をＨｉｇｈレベル
にすることにより、バッファ部５のスリーステート制御
バッファ６の各イネーブル入力がＨｉｇｈになり、ＬＳ
ｒｌの出力端子８ｂが７０−ティング状態となる。
このように、前記実施例によれば、ＬＳＩＩに７０−テ
ィング端子７を設けることにより、ＬＳＩ出力信号を容
易にフローティング状態にすることができる。このため
、ハードウェアの動作チエツク等で出力信号どうしが重
なっている場合など、各ＬＳＩを順次７０−ティング状
態にすることによって、どのＬＳＩの信号が原因なのか
を見極めることができる。さらに、ハードウェア上のＣ
ＰＵ等と同じ動作をするエミュレータを接続スる場合、
基板１０上のＣＰＵを外さずに＋５ｖのフローティング
接続ピン１１を持つエミュレータコネクタ９をＬＳｌｌ
に被せることにより、ＬＳｌｌをフローティング状態に
させ、エミュレータを通して仮想動作を行なわせること
ができるという利点を有する。
ィング端子７を設けることにより、ＬＳＩ出力信号を容
易にフローティング状態にすることができる。このため
、ハードウェアの動作チエツク等で出力信号どうしが重
なっている場合など、各ＬＳＩを順次７０−ティング状
態にすることによって、どのＬＳＩの信号が原因なのか
を見極めることができる。さらに、ハードウェア上のＣ
ＰＵ等と同じ動作をするエミュレータを接続スる場合、
基板１０上のＣＰＵを外さずに＋５ｖのフローティング
接続ピン１１を持つエミュレータコネクタ９をＬＳｌｌ
に被せることにより、ＬＳｌｌをフローティング状態に
させ、エミュレータを通して仮想動作を行なわせること
ができるという利点を有する。
発明の効果
本発明は前記実施例から明らかなように、集積回路内部
の各出力部にスリーステート制御バッファを設け、これ
ら各バッファのイネーブル入力を一つの端子にまとめて
フローティング端子としたので、このフローティング端
子を制御することにより、基板上からＬＳＩ等の集積回
路を取り外さずにフローティング状態にすることができ
ると第１図は本発明の一実施例におけるＬＳＩの概略ブ
ロック図、第２図は同ＬＳＩとエミュレータコネクタの
外観斜視図、第３図は同ＬＳＩとエミュレータコネクタ
との接続例を示す概略断面図である。
の各出力部にスリーステート制御バッファを設け、これ
ら各バッファのイネーブル入力を一つの端子にまとめて
フローティング端子としたので、このフローティング端
子を制御することにより、基板上からＬＳＩ等の集積回
路を取り外さずにフローティング状態にすることができ
ると第１図は本発明の一実施例におけるＬＳＩの概略ブ
ロック図、第２図は同ＬＳＩとエミュレータコネクタの
外観斜視図、第３図は同ＬＳＩとエミュレータコネクタ
との接続例を示す概略断面図である。
１・・・ＬＳＩ、２・・・入力部、３・・・制御部、４
・・・出力部、５・・・スリーステート制御バッファ部
、６・・・スリーステート制御バッファ、７・・・７０
−ティング端子、８・・・入出力端子ピン、８ａ・・・
入力端子、８ｂ・・・出力端子、９・・・エミュレータ
コネクタ、１０・・・基板、１１・・・フローティング
接続ピン、１２・・・ケーブル、１３・・・ピン接触端
子。
・・・出力部、５・・・スリーステート制御バッファ部
、６・・・スリーステート制御バッファ、７・・・７０
−ティング端子、８・・・入出力端子ピン、８ａ・・・
入力端子、８ｂ・・・出力端子、９・・・エミュレータ
コネクタ、１０・・・基板、１１・・・フローティング
接続ピン、１２・・・ケーブル、１３・・・ピン接触端
子。
Claims (1)
- 集積回路内部の各出力部にスリーステート制御バッファ
を設け、前記各スリーステート制御バッファの各イネー
ブル入力を一つの端子にまとめてフローティング端子と
し、前記フローティング端子を制御することにより制御
動作を絶縁状態可能とした集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020250A JPH03225845A (ja) | 1990-01-30 | 1990-01-30 | 集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020250A JPH03225845A (ja) | 1990-01-30 | 1990-01-30 | 集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03225845A true JPH03225845A (ja) | 1991-10-04 |
Family
ID=12021953
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020250A Pending JPH03225845A (ja) | 1990-01-30 | 1990-01-30 | 集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03225845A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09145793A (ja) * | 1995-11-27 | 1997-06-06 | Nec Corp | 表面実装型半導体集積回路装置及び該装置にエミュレータのコネクタを接続するためのソケット |
-
1990
- 1990-01-30 JP JP2020250A patent/JPH03225845A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09145793A (ja) * | 1995-11-27 | 1997-06-06 | Nec Corp | 表面実装型半導体集積回路装置及び該装置にエミュレータのコネクタを接続するためのソケット |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4084869A (en) | Interconnector for integrated circuit package | |
| JPH03225845A (ja) | 集積回路 | |
| JPH05313936A (ja) | インサーキットエミュレータ | |
| JPS60101664A (ja) | バス回路の制御回路 | |
| JPS62120547A (ja) | インサ−キツトエミユレ−タ接続方式 | |
| JPS63148580A (ja) | 入出力コネクタ分離型プリント基板 | |
| KR100677198B1 (ko) | 디지털 티브이의 이더넷 장치 | |
| JP2519283Y2 (ja) | カ−ドモジユ−ル | |
| JPH0668942A (ja) | カードエッジコネクタ | |
| JPH02306650A (ja) | 半導体装置 | |
| JPS61134826A (ja) | バスライン装置 | |
| JPS6355655A (ja) | 入出力インタフエ−ス拡張方式 | |
| JPH07225640A (ja) | プリント板共用化回路 | |
| JPS5924326A (ja) | プロセス用計算機と外部プロセスとの接続方式 | |
| JPH01219918A (ja) | 電子機器 | |
| JPH10288651A (ja) | 半導体集積回路 | |
| JPH02189992A (ja) | 基板組立方法 | |
| JPH05235281A (ja) | 半導体集積回路 | |
| JPH0784679A (ja) | 情報処理装置 | |
| JPS60173639A (ja) | インタ−フエ−ス回路 | |
| JPH04102594U (ja) | 多層基板の着脱機構 | |
| JPS63209321A (ja) | 大規模集積回路の内部回路切換装置 | |
| JPH0727827A (ja) | モジュールおよびそれを用いた半導体集積回路装置 | |
| JPS5934172A (ja) | 半導体集積回路のバ−ンイン試験方法 | |
| JPS6329273A (ja) | バ−ンイン基板 |