JPH09145793A

JPH09145793A - 表面実装型半導体集積回路装置及び該装置にエミュレータのコネクタを接続するためのソケット

Info

Publication number: JPH09145793A
Application number: JP7331119A
Authority: JP
Inventors: Tomohiko Azuma; 智彦我妻
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1995-11-27
Filing date: 1995-11-27
Publication date: 1997-06-06
Anticipated expiration: 2015-11-27
Also published as: JP2850818B2

Abstract

(57)【要約】【課題】プリント基板に直接接合した状態でエミュレ
ーション作業を行うことができる表面実装型半導体集積
回路装置を提供する。【解決手段】表面実装型半導体集積回路装置１のパッ
ケージには、収納する半導体チップの信号線とプリント
基板６上の配線パターンとを接続するための複数の外部
端子11とは別に、外部端子11と導通するエミュレータ接
続用端子13がパッケージ上面に設けられている。エミュ
レーション時にはソケット２を介してエミュレータのコ
ネクタ７を装着する。パッケージ内には、ソケット２が
差し込まれると、半導体チップの信号線を外部端子11に
対し電気的に切り離された状態にするセレクタが内蔵さ
れている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はマイクロプロセッサ
等の機能素子を集積化した半導体集積回路装置に関し、
特にエミュレーション環境を配慮した構造を持つ表面実
装型半導体集積回路装置に関する。

【０００２】

【従来の技術】従来、エミュレーション環境を必要とす
るマイクロプロセッサボード等のプリント基板におい
て、マイクロプロセッサに代表されるようなエミュレー
ション対象となる半導体集積回路装置は、エミュレーシ
ョンを可能とするためにプリント基板開発当初は挿入実
装型パッケージを使用し、最終的には、挿入実装型より
コストの安い表面実装型パッケージを使用するというよ
うに、実装形式を変更していた。以下、この従来技術に
ついて説明する。

【０００３】先ず、プリント基板開発当初においては、
挿入実装型半導体集積回路装置を使用し、プリント基板
には直接接合せずに、挿入実装用のソケットを介在させ
て実装し、開発を進める。

【０００４】そして、プリント基板評価時には、上記ソ
ケットから挿入実装型半導体集積回路装置を外し、それ
に代えてエミュレータのコネクタをそのソケットに接続
し、エミュレーションを行う。

【０００５】そして、プリント基板評価後に、挿入実装
型半導体集積回路装置を表面実装型に変更し、表面実装
型半導体集積回路装置をソケットを介さずにプリント基
板に直接接合する。

【０００６】

【発明が解決しようとする課題】しかしながら、このよ
うな従来技術では以下のような問題点があった。

【０００７】挿入実装型半導体集積回路装置をソケット
を介在させてプリント基板に実装すると、ソケット端子
がプリント基板中に挿入されてプリント基板の全ての配
線層を貫通するため、ソケット周辺のプリント基板配線
パターンが制限され、またプリント基板上における面積
も大きく占めるため、総じてプリントパターン配線の設
計自由度が減少してしまう。この事は、プリント基板の
高密度実装化，装置システムの短小化に反する。また、
挿入実装型半導体集積回路装置の開発コストも要するた
め、原価費用の高騰も招いてしまう。

【０００８】更に、最終的には挿入実装型半導体集積回
路装置を表面実装型に変更し、ソケットを介さずにプリ
ント基板に直接接合するが、このときに新たな配線引き
回しの工数が発生し、時間とコストを余計に費やしてし
まう。

【０００９】本発明はこのような事情に鑑みて提案され
たものであり、その目的は、プリント基板に直接接合し
た状態でエミュレーション作業を行うことのできる表面
実装型半導体集積回路装置を提供することにある。

【００１０】なお、特開昭６３−４８８５４号公報に
は、ＣＰＵを含む複数のマクロセルが共通の半導体基板
に形成される半導体集積回路装置において、外部入力に
基づきＣＰＵを他のマクロセルから電気的に切り離すス
イッチング回路と、このスイッチング回路により切り離
された他のマクロセルと半導体集積回路装置が持つ外部
端子（パッド）とを結線する信号バスとを設け、前記ス
イッチング回路によってＣＰＵを他のマクロセルから電
気的に切り離し、エミュレータを前記信号バスが接続さ
れている外部端子に接続してシステム全体の検証を行う
技術が開示されている。しかし、この技術では、プリン
ト基板に実装された半導体集積回路装置に適用した場
合、プリント基板の配線パターンと接続された半導体集
積回路装置の外部端子に更にエミュレータの端子を接続
するという極めて困難な作業を伴う。

【００１１】そこで本発明の別の目的は、エミュレータ
の接続を容易にするために、プリント基板の配線パター
ンと接続される外部端子とは別にエミュレータ接続用の
外部端子を備えた表面実装型半導体集積回路装置を提供
することにある。

【００１２】

【課題を解決するための手段】本発明の表面実装型半導
体集積回路装置は上記の目的を達成するために、収納す
る半導体チップの信号線とプリント基板上の配線パター
ンとを接続するための複数の外部端子をパッケージに備
えた表面実装型半導体集積回路装置において、前記パッ
ケージ上に前記外部端子と接続される複数のエミュレー
タ接続用端子を備え、且つ、前記パッケージ内に、外部
入力に基づき前記半導体チップの前記信号線を前記外部
端子に対し電気的に切り離された状態にするセレクタを
備えている。このセレクタは、例えば、前記半導体チッ
プの前記信号線に挿入され、前記外部入力に基づき前記
信号線を通る信号を制御するトライステートバッファで
構成される。また、本発明の好ましい実施例において
は、前記複数のエミュレータ接続用端子のうちのノン・
コネクト端子が前記外部入力を印加する端子として利用
される。

【００１３】また本発明の、表面実装型半導体集積回路
装置にエミュレータのコネクタを接続するためのソケッ
トは、前記複数のエミュレータ接続用端子のうちアース
となる前記外部端子に接続されたエミュレータ接続用端
子に対応するソケット端子と、前記外部入力印加用とな
るエミュレータ接続用端子に対応するソケット端子と
を、結線する信号線を有している。

【００１４】本発明の表面実装型半導体集積回路装置に
あっては、プリント基板に直接接合された状態におい
て、そのパッケージ上に設けられたエミュレータ接続用
端子に、エミュレータのコネクタを接続するためのソケ
ットを装着すると、複数のエミュレータ接続用端子のう
ちアースとなる外部端子に接続されたエミュレータ接続
用端子と外部入力印加用となるエミュレータ接続用端子
とが電気的に接続され、外部入力印加用となるエミュレ
ータ接続用端子が接地される。この接地が外部入力とな
り、表面実装型半導体集積回路装置に設けられたセレク
タを構成するトライステートバッファが、半導体チップ
の信号線を前記外部端子に対し電気的に切り離した状態
にする。従って、ソケットにエミュレータのコネクタを
接続すれば、エミュレータがソケット，表面実装型半導
体集積回路装置のエミュレータ接続用端子，外部端子を
通じてプリント基板上の配線パターンと接続され、エミ
ュレーションが可能となる。そして、ソケットを外す
と、外部入力印加用となるエミュレータ接続用端子が開
放されるため、セレクタを構成するトライステートバッ
ファは半導体チップの信号線上の信号を伝達可能な状態
となり、表面実装型半導体集積回路装置の本来の動作が
可能になる。

【００１５】

【発明の実施の形態】次に本発明の実施の形態の例につ
いて図面を参照して詳細に説明する。

【００１６】図１は本発明の表面実装型半導体集積回路
装置の一実施例の平面図である。同図において、１２は
ＱＦＰやＢＧＡ等で実現される表面実装型パッケージで
あり、図示しないプリント基板上の配線パターンとパッ
ケージ内に収納された図示しない半導体チップの信号線
とを接続するための多数のパッケージ外部端子１１を周
辺部に備えている。また、パッケージ１２はその上面の
所定の箇所に多数のエミュレータ接続用端子１３を有し
ている。

【００１７】本実施例では、パッケージ外部端子１１と
エミュレータ接続用端子１３とは共に同数あり、パッケ
ージ外部端子１１とエミュレータ接続用端子１３とが１
対１に対応付けられている。ここで、図１では、パッケ
ージ外部端子１１のうち、ノン・コネクト（以下、ＮＣ
と称す）端子については符号１１ａ，１１ｂを付し、ま
たグランド（以下、ＧＮＤと称す）端子については符号
１１ｃ，１１ｄを付して、他のパッケージ外部端子と区
別している。以下、パッケージ外部端子１１ａ，１１ｂ
をＮＣパッケージ外部端子と呼び、パッケージ外部端子
１１ｃ，１１ｄをＧＮＤパッケージ外部端子と呼ぶ。ま
た、ＮＣパッケージ外部端子１１ａ，１１ｂに対応する
エミュレータ接続用端子１３には符号１３ａ，１３ｂを
付し、ＧＮＤパッケージ外部端子１１ｃ，１１ｄに対応
するエミュレータ接続用端子１３には符号１３ｃ，１３
ｄを付して、他のエミュレータ接続用端子と区別してい
る。以下、エミュレータ接続用端子１３ａ，１３ｂをＮ
Ｃエミュレータ接続用端子と呼び、エミュレータ接続用
端子１３ｃ，１３ｄをＧＮＤエミュレータ接続用端子と
呼ぶ。

【００１８】図２乃至図４は、表面実装型パッケージ１
２内の半導体チップに埋め込まれているセレクタおよび
その周辺部分の電気回路図であり、このうち図２は出力
端子用セレクタ部分を、図３は入力端子用セレクタ部分
を、図４は入出力端子用セレクタ部分をそれぞれ示す。

【００１９】図２において、３２は出力端子となるパッ
ケージ外部端子、３１は半導体チップで生成され外部に
出力すべき出力信号をパッケージ外部端子３２に導く信
号線であり、この信号線３１の途中に出力端子用セレク
タを構成するトライステートバッファ３５が挿入されて
いる。また、３３はパッケージ外部端子３２に対応する
エミュレータ接続用端子であり、信号線３４によってパ
ッケージ外部端子３２に常時接続されている。更に、３
６はＮＣエミュレータ接続用端子（即ち、図１の１３ａ
または１３ｂ）である。ＮＣエミュレータ接続用端子３
６は信号線３７によってトライステートバッファ３５の
制御入力に接続されると共に抵抗を介して電源Ｖ_DDに接
続されている。トライステートバッファ３５は制御入力
のレベルがグランドに落ちると、ディセーブル状態とな
り、トライステートバッファ３５の入力と出力とがフロ
ーティング状態になる。他方、制御入力に所定の電圧が
印加されている状態ではイネーブル状態となり、信号の
伝達が可能な状態になる。

【００２０】図３において、４２は入力端子となるパッ
ケージ外部端子、４１はこのパッケージ外部端子４２に
印加された入力信号を半導体チップの所定の部位に導く
信号線であり、この信号線４１の途中に入力端子用セレ
クタを構成するトライステートバッファ４５が挿入され
ている。また、４３はパッケージ外部端子４２に対応す
るエミュレータ接続用端子であり、信号線４４によって
パッケージ外部端子４２に常時接続されている。更に、
４６はＮＣエミュレータ接続用端子（即ち、図１の１３
ａまたは１３ｂ）であり、信号線４７によってトライス
テートバッファ４５の制御入力に接続されると共に抵抗
を介して電源Ｖ_DDに接続されている。トライステートバ
ッファ４５は制御入力のレベルがグランドに落ちると、
ディセーブル状態となり、所定電圧の場合にはイネーブ
ル状態となる。

【００２１】図４において、５２は入出力端子となるパ
ッケージ外部端子、５１はこのパッケージ外部端子５２
に印加された入力信号を半導体チップの所定の部位に導
くと共に半導体チップで生成され外部に出力すべき出力
信号をパッケージ外部端子５２に導く信号線であり、こ
の信号線５１の途中に入出力端子用セレクタを構成する
双方向トライステートバッファ５５が挿入されている。
また、５３はパッケージ外部端子５２に対応するエミュ
レータ接続用端子であり、信号線５４によってパッケー
ジ外部端子５２に常時接続されている。更に、５６はＮ
Ｃエミュレータ接続用端子（即ち、図１の１３ａまたは
１３ｂ）であり、信号線５７によって双方向トライステ
ートバッファ５５の制御入力に接続されると共に抵抗を
介して電源Ｖ_DDに接続されている。双方向トライステー
トバッファ５５は制御入力のレベルがグランドに落ちる
と、ディセーブル状態となり、所定電圧の場合にはイネ
ーブル状態となる。

【００２２】なお、パッケージ外部端子１１のうち、Ｎ
Ｃパッケージ外部端子１１ａ，１１ｂには半導体チップ
の信号線が接続されていないため、それに対応する箇所
には上述したようなセレクタは設けられていない。

【００２３】図５は、図１の表面実装型半導体集積回路
装置１にエミュレータのコネクタを接続するためのソケ
ットの一実施例を示す平面図である。同図に例示するソ
ケット２は、図１のパッケージ１２の上面に設けられた
エミュレータ接続用端子１３および図示しないエミュレ
ータのコネクタ端子に適合する多数のソケット端子２１
を備えている。ソケット端子２１は、相手側の端子（エ
ミュレータ接続用端子およびエミュレータのコネクタ端
子）の形状（ピン状あるいは穴状）に嵌合する形状を有
している。そして、これらのソケット端子２１のうち、
図１のＮＣエミュレータ接続用端子１３ａ，１３ｂに対
応するソケット端子１３ａ’，１３ｂ’は、図１のＧＮ
Ｄエミュレータ接続用端子１３ｃ，１３ｄに対応するソ
ケット端子１３ｃ’，１３ｄ’と接続線２２，２３によ
って接続されている。

【００２４】図６は、プリント基板６上に実装された表
面実装型半導体集積回路装置１にソケット２を介してエ
ミュレータのコネクタ７を接続した状態の側面図であ
る。

【００２５】表面実装型半導体集積回路装置１はプリン
ト基板６に直接接合されており、プリント基板６上の図
示しない配線パターンと表面実装型半導体集積回路装置
１のパッケージ外部端子１１とは、ＮＣパッケージ外部
端子１１ａ，１１ｂを除き電気的に接続されている。エ
ミュレータを接続する場合、表面実装型半導体集積回路
装置１の図１に示すパッケージ１２上にソケット２を装
着し、更にその上にエミュレータのコネクタ７を装着し
て、コネクタ端子７１をソケット２のソケット端子２１
を通じて表面実装型半導体集積回路装置１のエミュレー
タ接続用端子１３に接続させる。

【００２６】このように接続すると、ソケット２ではソ
ケット端子１３ａ’とソケット端子１３ｄ’とが、また
ソケット端子１３ｂ’とソケット端子１３ｃ’とがそれ
ぞれ接続されている為、表面実装型半導体集積回路装置
１のＮＣエミュレータ接続用端子１３ａ，１３ｂがＧＮ
Ｄエミュレータ接続用端子１３ｃ，１３ｄと自動的に接
続されてグランドレベルに落ちる。このため、表面実装
型半導体集積回路装置１内に設けられた図２乃至図４で
説明したトライステートバッファ３５，４５，５５がデ
ィセーブル状態となる。また、エミュレータ接続用端子
１３は、図２乃至図４で説明したように信号線３４，４
４，５４によって、対応するパッケージ外部端子１１に
接続されているため、コネクタ端子７１がパッケージ外
部端子１１と電気的に接続されることになる。従って、
パッケージ外部端子１１はエミュレータ端子として作用
し、プリント基板の評価環境が構築できる。

【００２７】他方、ソケット２をパッケージ１２から外
すと、ＮＣエミュレータ接続用端子１３ａ，１３ｂが開
放されるため、セレクタを構成するトライステートバッ
ファ３５，４５，５５は半導体チップの信号線上の信号
を伝達可能な状態となり、表面実装型半導体集積回路装
置の本来の動作が可能になる。

【００２８】

【発明の効果】以上説明したように本発明によれば以下
のような効果を得ることができる。

【００２９】プリント基板に直接接合した状態で、エミ
ュレーション作業を行うことができるため、マイクロプ
ロセッサボードに代表されるようなエミュレーション環
境の必要な集積回路を搭載したプリント基板を、開発当
初から表面実装型の半導体集積回路装置を想定してプリ
ント基板設計が行え、余裕をもった配線を行うことがで
きると共にプリント基板の高密度実装が可能となる。

【００３０】エミュレーション作業のために挿入実装型
半導体集積回路装置を開発する必要がないので、その分
のコストが低減できる。

【００３１】従来のように挿入実装型から表面実装型へ
実装型を変更する必要がないため、新たな配線引き回し
の工数が削減でき、時間とコストの無駄が無くなる。

【００３２】プリント基板の評価完了後、プリント基板
が量産化され製造不具合が混入したとしても、エミュレ
ーション環境に即対応できる。

【図面の簡単な説明】

【図１】本発明の表面実装型半導体集積回路装置の一実
施例の平面図である。

【図２】表面実装型パッケージ内の半導体チップに埋め
込まれている出力端子用セレクタとその周辺部分の電気
回路図である。

【図３】表面実装型パッケージ内の半導体チップに埋め
込まれている入力端子用セレクタとその周辺部分の電気
回路図である。

【図４】表面実装型パッケージ内の半導体チップに埋め
込まれている入出力端子用セレクタとその周辺部分の電
気回路図である。

【図５】表面実装型半導体集積回路装置にエミュレータ
のコネクタを接続するためのソケットの一実施例の平面
図である。

【図６】プリント基板上に実装された表面実装型半導体
集積回路装置にソケットを介してエミュレータのコネク
タを接続した状態の側面図である。

【符号の説明】

１…表面実装型半導体集積回路装置１１…パッケージ外部端子１１ａ，１１ｂ…ノン・コネクト端子であるＮＣパッケ
ージ外部端子１１ｃ，１１ｄ…グランド端子となるＧＮＤパッケージ
外部端子１２…表面実装型パッケージ１３…エミュレータ接続用端子１３ａ，１３ｂ…ノン・コネクト端子であるパッケージ
外部端子に対応するＮＣエミュレータ接続用端子１３ｃ，１３ｄ…グランド端子となるパッケージ外部端
子に対応するＧＮＤエミュレータ接続用端子２…ソケット２１…ソケット端子２２，２３…接続線１３ａ’，１３ｂ’…ＮＣエミュレータ接続用端子１３
ａ，１３ｂに対応するソケット端子１３ｃ’，１３ｄ’…ＧＮＤエミュレータ接続用端子１
３ｃ，１３ｄに対応するソケット端子６…プリント基板７…エミュレータのコネクタ７１…コネクタ端子３１…半導体チップから外部に出力すべき出力信号を伝
える信号線３２…出力端子となるパッケージ外部端子３３…パッケージ外部端子３２に対応するエミュレータ
接続用端子３４…信号線３５…出力端子用セレクタを構成するトライステートバ
ッファ３６…ノン・コネクト端子となるパッケージ外部端子に
対応するＮＣエミュレータ接続用端子３７…信号線４１…半導体チップに入力すべき入力信号を伝える信号
線４２…入力端子となるパッケージ外部端子４３…パッケージ外部端子４２に対応するエミュレータ
接続用端子４４…信号線４５…入力端子用セレクタを構成するトライステートバ
ッファ４６…ノン・コネクト端子となるパッケージ外部端子に
対応するＮＣエミュレータ接続用端子４７…信号線５１…半導体チップに入出力すべき入出力信号を伝える
信号線５２…入出力端子となるパッケージ外部端子５３…パッケージ外部端子５２に対応するエミュレータ
接続用端子５４…信号線５５…入出力端子用セレクタを構成する双方向トライス
テートバッファ５６…ノン・コネクト端子となるパッケージ外部端子に
対応するＮＣエミュレータ接続用端子５７…信号線Ｖ_DD…電源

Claims

【特許請求の範囲】

【請求項１】収納する半導体チップの信号線とプリン
ト基板上の配線パターンとを接続するための複数の外部
端子をパッケージに備えた表面実装型半導体集積回路装
置において、前記パッケージ上に前記外部端子と接続される複数のエ
ミュレータ接続用端子を備え、且つ、前記パッケージ内に、外部入力に基づき前記半導体チッ
プの前記信号線を前記外部端子に対し電気的に切り離さ
れた状態にするセレクタを備えることを特徴とする表面
実装型半導体集積回路装置。
【請求項２】前記セレクタは、前記半導体チップの前
記信号線に挿入され、前記外部入力に基づき前記信号線
を通る信号を制御するトライステートバッファで構成さ
れることを特徴とする請求項１記載の表面実装型半導体
集積回路装置。
【請求項３】前記複数のエミュレータ接続用端子のう
ちのノン・コネクト端子が前記外部入力を印加する端子
となることを特徴とする請求項２記載の表面実装型半導
体集積回路装置。
【請求項４】請求項３記載の表面実装型半導体集積回
路装置にエミュレータのコネクタを接続するためのソケ
ットであって、前記複数のエミュレータ接続用端子のう
ちアースとなる前記外部端子に接続されたエミュレータ
接続用端子に対応するソケット端子と、前記外部入力印
加用となるエミュレータ接続用端子に対応するソケット
端子とを、互いに結線する信号線を有することを特徴と
する表面実装型半導体集積回路装置にエミュレータのコ
ネクタを接続ためのソケット。