JPH03225857A - 表面実装用半導体装置およびその製造方法 - Google Patents

表面実装用半導体装置およびその製造方法

Info

Publication number
JPH03225857A
JPH03225857A JP2020070A JP2007090A JPH03225857A JP H03225857 A JPH03225857 A JP H03225857A JP 2020070 A JP2020070 A JP 2020070A JP 2007090 A JP2007090 A JP 2007090A JP H03225857 A JPH03225857 A JP H03225857A
Authority
JP
Japan
Prior art keywords
semiconductor element
resin
island
lead frame
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020070A
Other languages
English (en)
Inventor
Masaki Adachi
正樹 安達
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2020070A priority Critical patent/JPH03225857A/ja
Publication of JPH03225857A publication Critical patent/JPH03225857A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明Cつ[1的] (産業上の利用分野) この発明は、表面実装用半導体装置およびその製造方法
に関する。
(従来の技術) 一般に、表面実装用半導体装置は、半導体素子を搭載す
るアイランドとリードが設けられているリードフレーム
のアイランドに半導体素子を搭載し、ワイヤーボンディ
ング法により、その半導体素子の電極とリードとを金線
などの金属細線により接続したのち、それらを樹脂封止
することにより製造される。従来、その樹脂封止には、
熱硬化性のエポキシ樹脂か用いられ、トランスファ成形
によりモールドしている。
しかし、このトランスファ成形による樹脂封止では、モ
ールドの型離れを良好にするために、離型剤を混練した
エポキシ樹脂か用いられる。そのため、成形金型の合せ
目から離型剤のしみたしにともなって、肉厚5μm程度
の樹脂パリが発生する。
したがって、従来の表面実装用半導体装置の製遣方法で
は、モールド後、その樹脂パリを除去する工程が必要で
ある。また、熱硬化性のエポキシ樹脂は、硬化に1〜3
分かかり、サイクルタイムが長く、生産効率が低いとい
う問題がある。
(発明か解決しようとする課題) 上記のように、従来、表面実装用半導体装置は、リード
フレームのアイランドに半導体素子を搭載し、その半導
体素子の電極とり一トとを金線などの金属細線で接続し
たのち、トランスファ成形によりそれらを熱硬化性のエ
ポキシ樹脂によりモールドすることにより製造されてい
る。しかし、この従来の製造方法では、成形時にエポキ
シ樹脂に混練した離型剤か成形金型の合せ目からしみた
し、そのしみたしにともなって樹脂ハリか発生する。
そのため、成形後、その樹脂パリの除去か必要であり、
かつエポキシ樹脂の硬化に時間かかかり、生産効率か低
いという問題かある。
上記問題点を解決する方法として、ポリフェニルサルフ
ァイドCPP5)や液晶ポリマー(LCP)などの熱可
塑性樹脂を用いて、射出成形により樹脂封止することか
考えられている。
しかしなから、熱可塑性樹脂を用いて射出成形によりモ
ールドする場合は、特に表面実装用半導体装置のように
外形の小さいものに対しては、材料歩留りをよくするた
めにランナーやゲートヲ非常に小さく設計することか望
まれる。その結果、樹脂の流動性を確保するために高速
射出あるいは高圧射出成形か必要となる。しかし、この
高速射出や高圧射出成形は、半導体索子の電極とリード
とを接続する金属細線の断線や変形をまねく。したかっ
て、この金属細線の断線や変形を防止するためには、低
圧成形か望まれることになる。
しかし、低圧成形では、十分な成形圧力か得られず、樹
脂とリードフレームおよび半導体素子との密着性か劣化
して耐湿性か問題となる。
この発明は、上記熱可塑性樹脂を用いて低圧成形により
樹脂封止する場合の問題点を解決するためになされたも
のであり、低圧成形により樹脂封止しても、樹脂とリー
ドフレームおよび半導体素子との密着性の劣化がなく、
耐湿性の良好な表面実装用半導体装置か得られるように
することを目的とする。
[発明の構成] (課題を解決するだめの手段) アイランドに搭載された半導体素子をそのアイランドと
ともに樹脂モールド体により封止してなる表面実装用半
導体装置において、上記アイランドに半導体素子搭載位
置を中間にして2以上の貫通孔を形成し、そのアイラン
ドの半導体素子搭載位置に半導体素子搭載して、この半
導体素子を上記アイランドとともに熱可塑性樹脂モール
ド体により封止した。
また、その製造方法として、リードフレームのアイラン
ドに2以上の貫通孔を形成し、この貫通孔の中間部を半
導体素子搭載位置としてこのアイランドの半導体素子搭
載位置に半導体素子を搭載し、低圧成形によりそのアイ
ランドに搭載された半導体素子をリードフレームととも
に熱可塑性樹脂により封止するようにした。
(作 用) 上記のように、半導体素子を搭載するアイランドに半導
体素子搭載位置を中間にして2以上の貫通孔を形成する
と、半導体素子およびアイランドを取巻く樹脂かその貫
通孔で連結し、成形後の樹脂の冷却収縮により半導体素
子およびアイランドに対する樹脂の密着性を良好にする
ことができる。
(実施例) 以下、図面を参照してこの発明を実施例に基づいて説明
する。
第1図にその一実施例である表面実装用半導体装置を示
す。この半導体装置は、アイランド(1)に搭載された
半導体索子(2)と、この半導体素子(2)の電極とリ
ート(3)とを接続している金線などの金属細線(4)
と、そのアイランド(1)、半導体素子(2)、金属細
線(4)およびリード(3)の金属細線(4)との接続
部を封止している熱可塑性樹脂からなるブロック状のモ
ールド体(5)とからなる。特にこの表面実装用半導体
装置では、アイランド(1)に半導体素子搭載位置を中
間にしてその左右両側に直径02〜0.3m+s程度の
貫通孔(6)が2個形成されている。
この表面実装用半導体装置は、第2図に示すように、リ
ートレーム(8)のアイランド(1)に半導体素子(2
〉を搭載し、この半導体素子(2)の電極とリード(3
)とを金属細線(4)で接続したのち、それらを射出成
形金形のキャビティ(9)にセットし、矢印(lO)で
示すように金属細線(4)の配線方向と直交する方向か
らランナー、ケートを介して低圧で上記キャビティ(9
)に熱可塑性樹脂を充填することにより製造される。
この場合、キャビティ(9)に流入する熱可塑性樹脂は
、アイランド(1)に形成された貫通孔(6)にも充填
され、リードレーム(8)の両面側の樹脂がこの貫通孔
(6)に充填されて樹脂により連結される。したかって
、上記キャビティ(9)に充填された熱可塑性樹脂か冷
却すると、貫通孔(6)内に充填された樹脂か収縮し、
リードレーム(8)の両面側の樹脂を半導体素子(2)
やアイランド(1)などに押付ける作用をし、半導体素
子(2)やアイランド(1)などに対するリードレーム
(8)の両面側の樹脂の密着性を良好にする。
このような効果か得られる貫通孔(6)の大きさとして
は、0.2〜0.5m11程度かよい。0.2關未満で
は、小さすぎて十分な効果か得られにくい。また、通常
の表面実装用半導体装置では、アイランド(1)の大き
さとそれに搭載される半導体素子(2)の大きさから0
.5mmか限度である。
なお、上記実施例では、貫通孔をアイランドに搭載され
た半導体素子の左右両側に形成したが、第3図(a)に
示すように貫通孔(6)を半導体素子(2)の前後、あ
るいは同(b)に示すように半導体素子(2)の対角方
向に2個形成してもよい。また、同(C)に示すように
前後左右に2個づつ形成してもよく、さらに、同(C)
に示すように、半導体素子(2)を取囲むように複数個
(図面では3個)形成してもよい。
[発明の効果コ 半導体素子を搭載するアイランドに半導体素子搭載位置
を中間にして2個以トの貫通孔を形成すると、低圧成形
により半導体素子やアイランドなどを熱可塑性樹脂によ
り封止しても、半導体素子およびアイランドを取巻く樹
脂かその貫通孔で連結し、成形後の樹脂の冷却収縮によ
り半導体素子およびアイランドに対する樹脂の密着性を
良好にすることかできる。
【図面の簡単な説明】 第1図(a)および(b)はそれぞれこの発明の一実施
例である表面実装用半導体装置の構成を断面で示した平
面図およびそのB−B線で切断して示したd−1而図、
第2図はその製造方法を説明するための図、第3図(a
)ないしくd)はそれぞれアイランドに形成される貫通
孔の説明図である。 1・、アイランド   2・半導体素子3・ リート 
    4・・金属細線5 ・熱可塑性樹脂モールド体

Claims (2)

    【特許請求の範囲】
  1. (1)半導体素子搭載位置を中間にして2以上の貫通孔
    が形成されたアイランドと、このアイランドの上記半導
    体素子搭載位置に搭載された半導体素子と、この半導体
    素子を上記アイランドとともに封止する熱可塑性樹脂モ
    ールド体とを具備することを特徴とする表面実装用半導
    体装置。
  2. (2)2以上の貫通孔が形成され、この貫通孔の中間部
    を半導体素子搭載位置とするリードフレームのアイラン
    ドの上記半導体素子搭載位置に半導体素子を搭載する工
    程と、低圧成形により上記アイランドに搭載された半導
    体素子を上記リードフレームとともに熱可塑性樹脂によ
    り封止する工程とを有することを特徴とする表面実装用
    半導体装置の製造方法。
JP2020070A 1990-01-30 1990-01-30 表面実装用半導体装置およびその製造方法 Pending JPH03225857A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020070A JPH03225857A (ja) 1990-01-30 1990-01-30 表面実装用半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020070A JPH03225857A (ja) 1990-01-30 1990-01-30 表面実装用半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPH03225857A true JPH03225857A (ja) 1991-10-04

Family

ID=12016838

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020070A Pending JPH03225857A (ja) 1990-01-30 1990-01-30 表面実装用半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JPH03225857A (ja)

Similar Documents

Publication Publication Date Title
CN201417768Y (zh) 一种半导体集成电路引线框架
JP3129660B2 (ja) Sonパッケージの樹脂封止方法及び樹脂封止装置
JPH1022309A (ja) 半導体素子の樹脂封止金型
TWI747568B (zh) 具有溝部的引線框、樹脂成形後的引線框的製造方法、樹脂成形品的製造方法及樹脂成形品
JPH0715918B2 (ja) 半導体チップ実装用リード構造体
JP3139981B2 (ja) チップサイズパッケージの樹脂封止方法及び樹脂封止装置
US7795712B2 (en) Lead frame with non-conductive connective bar
JP3317346B2 (ja) 樹脂封止型半導体装置の製造方法
JPS6337641A (ja) リ−ドフレ−ム
JP2555931B2 (ja) 半導体装置の製造方法
JPH02206154A (ja) 表面実装用小信号トランジスタ
JPH0727631Y2 (ja) 半導体パッケージ構造体
JP2917556B2 (ja) 絶縁物封止型電子部品の製造方法
JPS639140A (ja) 樹脂封止型半導体装置の製造方法
JPH0126110Y2 (ja)
JPS6197955A (ja) リ−ドフレ−ム
JPS63300545A (ja) 半導体装置の製造方法
JPH01191459A (ja) 半導体装置の製造方法
JPH01123426A (ja) 樹脂封止型電子部品の製造方法
JP2002103370A (ja) 電子部品の封止方法
JPH01312858A (ja) 樹脂封止型半導体装置
JPH02174135A (ja) 樹脂封止型半導体装置の製造方法
JPS63216350A (ja) 電子部品の樹脂封止法
JPH06244352A (ja) リードフレーム及び半導体装置の製造方法
JPH02165644A (ja) 半導体装置の樹脂モールド方法