JPS63300545A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS63300545A JPS63300545A JP62136769A JP13676987A JPS63300545A JP S63300545 A JPS63300545 A JP S63300545A JP 62136769 A JP62136769 A JP 62136769A JP 13676987 A JP13676987 A JP 13676987A JP S63300545 A JPS63300545 A JP S63300545A
- Authority
- JP
- Japan
- Prior art keywords
- plastic
- lead frame
- passages
- semiconductor device
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
本発明は、半導体装置のプラスチック封止に際し給送さ
れる融溶プラスチックが半導体素子に衝突する領域に、
融溶プラスチックの各流路の抵抗を平均させる遮蔽部材
が付加されているリードフレームを使用してプラスチッ
ク成形し、融溶プラスチック流路の抵抗をバランスさせ
、バブル等が残留することがないようにしてプラスチッ
クパッケージの成形をする半導体装置の製造方法である
。
れる融溶プラスチックが半導体素子に衝突する領域に、
融溶プラスチックの各流路の抵抗を平均させる遮蔽部材
が付加されているリードフレームを使用してプラスチッ
ク成形し、融溶プラスチック流路の抵抗をバランスさせ
、バブル等が残留することがないようにしてプラスチッ
クパッケージの成形をする半導体装置の製造方法である
。
（産業上の利用分野〕
本発明は、半導体装置の製造方法の改良に関する。特に
、プラスチックパッケージの製造方法の改良に関する。
、プラスチックパッケージの製造方法の改良に関する。
半導体装置は、半導体装置本体を外部環境から保護する
等のため、何らかのパッケージに入れて使用されるが、
経済的利益が大きいため、プラスチックパッケージが広
く使用されている。
等のため、何らかのパッケージに入れて使用されるが、
経済的利益が大きいため、プラスチックパッケージが広
く使用されている。
半導体装置は、外形寸法を益々縮少することが求められ
ており、また、使用材料を節減する要求も大きい、しか
も、半導体チップ、ボンディングワイヤ、リードフレー
ム等は、電流容量・特性等の関係から、縮少には限界が
あるので、リードフレームに凹部を設けるか、曲げを加
え、第２ａ図、第２ｂ図に示すように、リードフレーム
に取り付けられボンディングがなされている半導体素子
の全体がモールドの中心に位置するような構造とされる
場合が一般である０図において、１は半導体素子であり
、２はボンディングワイヤであり、３はリードフレーム
であり、４がプラスチックパッケージである。
ており、また、使用材料を節減する要求も大きい、しか
も、半導体チップ、ボンディングワイヤ、リードフレー
ム等は、電流容量・特性等の関係から、縮少には限界が
あるので、リードフレームに凹部を設けるか、曲げを加
え、第２ａ図、第２ｂ図に示すように、リードフレーム
に取り付けられボンディングがなされている半導体素子
の全体がモールドの中心に位置するような構造とされる
場合が一般である０図において、１は半導体素子であり
、２はボンディングワイヤであり、３はリードフレーム
であり、４がプラスチックパッケージである。
〔発明が解決しようとする問題点］
このように、リードフレームに凹部を設けたり、曲げを
加えたりしである場合、プラスチックパッケージを形成
するためには、成形用モールドを、第３図に６１．６２
をもって示すようにし、融溶プラスチックは矢印Ａ、Ｂ
、Ｃ，Ｄをもって示すように圧入するが、図より明らか
なように、矢印Ｂに沿う融溶プラスチ７クの流露抵抗よ
り矢印Ｃに沿う流路抵抗が大きいので、結果的にリード
フレーム３の裏面にバブル５が残留してリードフレーム
が露出側ることがあり、絶縁耐力の低下や水分等の侵入
による信頗性の低下が問題になっていた。
加えたりしである場合、プラスチックパッケージを形成
するためには、成形用モールドを、第３図に６１．６２
をもって示すようにし、融溶プラスチックは矢印Ａ、Ｂ
、Ｃ，Ｄをもって示すように圧入するが、図より明らか
なように、矢印Ｂに沿う融溶プラスチ７クの流露抵抗よ
り矢印Ｃに沿う流路抵抗が大きいので、結果的にリード
フレーム３の裏面にバブル５が残留してリードフレーム
が露出側ることがあり、絶縁耐力の低下や水分等の侵入
による信頗性の低下が問題になっていた。
この問題点を解消する手法として、第４図、第５図に、
６３．６４．６５．６６をもって示すような変形した構
造のモールドを使用する手法や、溶融状態の樹脂の粘度
を低くして流路抵抗を制御する手法が知られているが、
前者はモールドが複雑になり、製作・保守が困難であり
、後者は工業的に実行が困難であるという欠点があり、
いづれも、現実的に必ずしもすぐれた手法とは言い難い
。
６３．６４．６５．６６をもって示すような変形した構
造のモールドを使用する手法や、溶融状態の樹脂の粘度
を低くして流路抵抗を制御する手法が知られているが、
前者はモールドが複雑になり、製作・保守が困難であり
、後者は工業的に実行が困難であるという欠点があり、
いづれも、現実的に必ずしもすぐれた手法とは言い難い
。
本発明の目的は、この欠点を解消することにあり、絶縁
耐力にすぐれ、信鯨性の高いプラスチックパッケージを
をする半導体装置の製造方法を徒供することにある。
耐力にすぐれ、信鯨性の高いプラスチックパッケージを
をする半導体装置の製造方法を徒供することにある。
Ｃ問題点を解決するための手段〕
上記の目的は、リードフレーム（３）に半導体素子（１
）を取り付け、該半導体素子（１）と該リードフレーム
（３）とをボンディングワイヤ（２）をもって接続し、
ａｉｌＩＩ溶プラスチックをもって封止する半導体装置
の製造方法において、前記リードフレーム（３）には、
プラスチック成形に際し給送される融溶プラスチックが
前記半導体素子（１）に衝突する領域に、融溶プラスチ
ックの各流路に対する抵抗を平均させる遮蔽部材（３１
）が付加することによって達成される。
）を取り付け、該半導体素子（１）と該リードフレーム
（３）とをボンディングワイヤ（２）をもって接続し、
ａｉｌＩＩ溶プラスチックをもって封止する半導体装置
の製造方法において、前記リードフレーム（３）には、
プラスチック成形に際し給送される融溶プラスチックが
前記半導体素子（１）に衝突する領域に、融溶プラスチ
ックの各流路に対する抵抗を平均させる遮蔽部材（３１
）が付加することによって達成される。
本発明に係るプラスチックパッケージの製造方法におい
ては、リードフレーム３に、融溶プラスチック流路の抵
抗を平均化する遮蔽部３１が付加されているので、半導
体素子１の表、裏で融溶プラスチックが均等に注入去れ
ることになり、バブル等が残留することはない。
ては、リードフレーム３に、融溶プラスチック流路の抵
抗を平均化する遮蔽部３１が付加されているので、半導
体素子１の表、裏で融溶プラスチックが均等に注入去れ
ることになり、バブル等が残留することはない。
以下、図面を参照しつ＼、本発明の実施例に係る半導体
装置の製造方法について、さらに説明する。
装置の製造方法について、さらに説明する。
第１ａ図参照
図示するように、リードフレーム３の形成時にその端部
を折り曲げて融溶プラスチック流路の抵抗を平均化する
遮蔽部３１を付加し、これに半導体素子１を取り付け、
ボンディングワイヤ２を取り付けた後、モールド６７．
６８を使用してプラスチック成形をなす、融溶プラスチ
ックは、矢印Ａにそって供給された後、融溶プラスチッ
ク流路の抵抗をバランスさせる遮蔽部３１に衝突して、
矢印Ｂ、Ｃにそって分散して流れるが、上記の遮蔽板３
１の存在により、矢印Ｂ、Ｃの融溶プラスチック流路の
抵抗が均等であるので、半導体素子１の周囲のいずれの
領域にも均一に融溶プラスチックが流れる。そのため、
バブル等が残留することはない。
を折り曲げて融溶プラスチック流路の抵抗を平均化する
遮蔽部３１を付加し、これに半導体素子１を取り付け、
ボンディングワイヤ２を取り付けた後、モールド６７．
６８を使用してプラスチック成形をなす、融溶プラスチ
ックは、矢印Ａにそって供給された後、融溶プラスチッ
ク流路の抵抗をバランスさせる遮蔽部３１に衝突して、
矢印Ｂ、Ｃにそって分散して流れるが、上記の遮蔽板３
１の存在により、矢印Ｂ、Ｃの融溶プラスチック流路の
抵抗が均等であるので、半導体素子１の周囲のいずれの
領域にも均一に融溶プラスチックが流れる。そのため、
バブル等が残留することはない。
第１ｂ図参照
第１ｂ図は本発明の別の実施例を示す図である。
遮蔽板３１は、第１ａ図に示すように注入口側に付加す
るのみならず、第１ｂ図に示すように側面にも付加すれ
ば、側面に廻り込んだ融溶プラス千ツクに対しても、同
様の効果を得ることができる。
るのみならず、第１ｂ図に示すように側面にも付加すれ
ば、側面に廻り込んだ融溶プラス千ツクに対しても、同
様の効果を得ることができる。
また、遮蔽板３１は、第１ａ図に示すように、リードフ
レーム３を折り曲げて製造することが容易であるが、第
１ｃ図に示すように、ブロック状部材３２を設けること
で融溶プラスチック流路の抵抗を平均化してもよい。
レーム３を折り曲げて製造することが容易であるが、第
１ｃ図に示すように、ブロック状部材３２を設けること
で融溶プラスチック流路の抵抗を平均化してもよい。
以上説明せるとおり、本発明に係る半導体装置の製造方
法においては、融溶プラスチック流路の抵抗を平均化す
る遮蔽部が付加されているリードフレームが使用されて
いるので、プラスチック成形に際し、半導体素子の上、
下の融溶プラスチック流路の抵抗がバランスしており、
バブル等が残留することはない、そのため、絶縁耐力に
すぐれ、信幀性の高いプラスチックパッケージを有する
半導体装置を製造することができる。
法においては、融溶プラスチック流路の抵抗を平均化す
る遮蔽部が付加されているリードフレームが使用されて
いるので、プラスチック成形に際し、半導体素子の上、
下の融溶プラスチック流路の抵抗がバランスしており、
バブル等が残留することはない、そのため、絶縁耐力に
すぐれ、信幀性の高いプラスチックパッケージを有する
半導体装置を製造することができる。
第１ａ図は、本発明の一実施例に係るプラスチックパッ
ケージの製造方法を説明する図である。 第１ｂ図は、本発明の他の実施例に係るプラスチックパ
ッケージの製造方法を説明する図である。 第１Ｃ図は、本発明の別の実施例に使用されるリードフ
レームの側面図である。 第２ａ図、第２ｂ図は、従来技術に係るプラスチックパ
ッケージの断面図である。 第３図は、従来技術に係るプラスチックパッケージの製
造方法の欠点を示す図である。 第４図、第５図は、改良された従来技術に係るプラスチ
ックパッケージの製造方法の説明図である。 ｌ・・・半導体素子、 ２・・・ボンディングワイヤ、 ３・・・リードフレーム、 ３１・・・遮蔽部材、 ４・・・プラスチックパッケージ、 ５・・・バブル、 ６１〜６８・・・モールド。 第１ｃ図 本発明 第１ｂ図 本発明 第１ｃ ｇＪ 従来技術 第２ｂ図 従来技１１！つ又、り１、 第３図
ケージの製造方法を説明する図である。 第１ｂ図は、本発明の他の実施例に係るプラスチックパ
ッケージの製造方法を説明する図である。 第１Ｃ図は、本発明の別の実施例に使用されるリードフ
レームの側面図である。 第２ａ図、第２ｂ図は、従来技術に係るプラスチックパ
ッケージの断面図である。 第３図は、従来技術に係るプラスチックパッケージの製
造方法の欠点を示す図である。 第４図、第５図は、改良された従来技術に係るプラスチ
ックパッケージの製造方法の説明図である。 ｌ・・・半導体素子、 ２・・・ボンディングワイヤ、 ３・・・リードフレーム、 ３１・・・遮蔽部材、 ４・・・プラスチックパッケージ、 ５・・・バブル、 ６１〜６８・・・モールド。 第１ｃ図 本発明 第１ｂ図 本発明 第１ｃ ｇＪ 従来技術 第２ｂ図 従来技１１！つ又、り１、 第３図
Claims (1)
- 【特許請求の範囲】 半導体素子（１）をリードフレーム（３）に取り付け、
前記半導体素子（１）と該リードフレーム（３）とをボ
ンディングワイヤ（２）をもって接続し、融溶プラスチ
ックをもって封止する半導体装置の製造方法において、 前記リードフレーム（３）には、プラスチック成形に際
し給送される融溶プラスチックが前記半導体素子（１）
に衝突する領域に、融溶プラスチックの各流路に対する
抵抗を平均させる遮蔽部材（３１）が付加されてなる ことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62136769A JPS63300545A (ja) | 1987-05-29 | 1987-05-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62136769A JPS63300545A (ja) | 1987-05-29 | 1987-05-29 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63300545A true JPS63300545A (ja) | 1988-12-07 |
Family
ID=15183083
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62136769A Pending JPS63300545A (ja) | 1987-05-29 | 1987-05-29 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63300545A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0394432A (ja) * | 1989-06-30 | 1991-04-19 | Sanken Electric Co Ltd | 樹脂封止型電子部品の製造方法 |
| JPH0446549U (ja) * | 1990-08-23 | 1992-04-21 | ||
| JP2010103411A (ja) * | 2008-10-27 | 2010-05-06 | Shindengen Electric Mfg Co Ltd | 半導体装置及びその製造方法 |
-
1987
- 1987-05-29 JP JP62136769A patent/JPS63300545A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0394432A (ja) * | 1989-06-30 | 1991-04-19 | Sanken Electric Co Ltd | 樹脂封止型電子部品の製造方法 |
| JPH0446549U (ja) * | 1990-08-23 | 1992-04-21 | ||
| JP2010103411A (ja) * | 2008-10-27 | 2010-05-06 | Shindengen Electric Mfg Co Ltd | 半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4942454A (en) | Resin sealed semiconductor device | |
| CN1094257C (zh) | 半导体器件封装 | |
| JPS63300545A (ja) | 半導体装置の製造方法 | |
| JPH04124846A (ja) | テープキャリヤ | |
| JP3702655B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP2861725B2 (ja) | 半導体装置及びそのリードフレーム | |
| JPS6175549A (ja) | 半導体素子を含む電子回路及びその製造方法 | |
| US5759875A (en) | Reduced filler particle size encapsulant for reduction in die surface damage in LOC packages and method of use | |
| JPS6248375B2 (ja) | ||
| JPS6199360A (ja) | 半導体装置 | |
| JPH07283259A (ja) | 半導体装置の樹脂封止方法 | |
| KR0163872B1 (ko) | 본딩 와이어 불량 방지용 블로킹 리드를 갖는 패킹 구조 | |
| JPS6197955A (ja) | リ−ドフレ−ム | |
| JP2984137B2 (ja) | 樹脂封止型半導体装置 | |
| JPS61140157A (ja) | 樹脂封止型半導体装置 | |
| US20080067646A1 (en) | Semiconductor leadframe for uniform mold compound flow | |
| JPH06232304A (ja) | フルモールドパッケージ用リードフレーム | |
| US5268532A (en) | Semiconductor device | |
| JPS6058647A (ja) | 樹脂封止体 | |
| KR970003888A (ko) | 반도체 리이드 프레임 및 이를 이용한 반도체 소자의 패키징방법 | |
| JPS6350049A (ja) | 樹脂封止型半導体装置 | |
| JP2007042709A (ja) | 樹脂封止金型及び樹脂封止型電子部品 | |
| JPS61252640A (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPS6379360A (ja) | レジン封止型半導体装置用リ−ドフレ−ム | |
| JPH0521696A (ja) | 半導体装置のリードフレーム |