JPH03225928A - エピタキシャル成長法及び半導体装置 - Google Patents
エピタキシャル成長法及び半導体装置Info
- Publication number
- JPH03225928A JPH03225928A JP2176690A JP2176690A JPH03225928A JP H03225928 A JPH03225928 A JP H03225928A JP 2176690 A JP2176690 A JP 2176690A JP 2176690 A JP2176690 A JP 2176690A JP H03225928 A JPH03225928 A JP H03225928A
- Authority
- JP
- Japan
- Prior art keywords
- epitaxial growth
- substrate
- compound semiconductor
- semiconductor device
- orientation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Recrystallisation Techniques (AREA)
- Junction Field-Effect Transistors (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、表面平坦性が良好かつ不純物を高濃度にドー
ピング可能な半導体結晶のエピタキシャル成長法及びこ
のエピタキシャル成長法を用いて製造した半導体装置に
関する。
ピング可能な半導体結晶のエピタキシャル成長法及びこ
のエピタキシャル成長法を用いて製造した半導体装置に
関する。
従来、ＧａＡｓ基板上にＩｎＧａＡｓ層を有する電３−
界効果トランジスタ等の電子素子については、ジャーナ
ル・オブ・バキューム・サイエンス・アンド・テクノロ
ジー Ｂ６，６２０ （１９８８年）（Ｊ、 Ｖａｃ、
Ｓｃｉ、 Ｔｅｃｈｎｏｌ、 Ｂ６ （２） ６２
０゜１９８８）において論じられている。この記載によ
れば基板温度５６０℃以上でＩｎＧａＡｓ層を成長する
と、Ｉｎの再蒸発及びモホロジーの劣化が生ずる。
ル・オブ・バキューム・サイエンス・アンド・テクノロ
ジー Ｂ６，６２０ （１９８８年）（Ｊ、 Ｖａｃ、
Ｓｃｉ、 Ｔｅｃｈｎｏｌ、 Ｂ６ （２） ６２
０゜１９８８）において論じられている。この記載によ
れば基板温度５６０℃以上でＩｎＧａＡｓ層を成長する
と、Ｉｎの再蒸発及びモホロジーの劣化が生ずる。
上記従来技術は、基板結晶面を（１００）としているた
め１次に記す問題があった。
め１次に記す問題があった。
１ 、０ａＡｓ （１００）面上にＩｎＧａＡｓをエピ
タキシャル成長する場合、基板温度５６０℃以上ではＩ
ｎの再蒸発が生じるため、高温での結晶成長が不可能で
あった。
タキシャル成長する場合、基板温度５６０℃以上ではＩ
ｎの再蒸発が生じるため、高温での結晶成長が不可能で
あった。
２、ＧａＡｓ （１００）面上にＩｎＧａＡｓを形成す
る場合、Ｉｎ混晶比又は膜厚の増加に伴い表面平坦性が
低下するという問題があった。
る場合、Ｉｎ混晶比又は膜厚の増加に伴い表面平坦性が
低下するという問題があった。
３、ＧａＡｓ （１００）面上に形成したＩｎＧａＡｓ
に不純物原子としてＳｉのデルタドーピングを行４ なうと、キャリアの活性化率は６０％程度までしか上げ
ることができなかった。
に不純物原子としてＳｉのデルタドーピングを行４ なうと、キャリアの活性化率は６０％程度までしか上げ
ることができなかった。
さらに、従来のエピタキシャル層を用いて半導体装置を
製造するとエピタキシャル層が平坦でないため、微細な
半導体素子を所望の形状に形成することが困難であると
いう問題があった。また、キャリア濃度が小さいため、
半導体素子の電流利得が向上しないという問題があった
。
製造するとエピタキシャル層が平坦でないため、微細な
半導体素子を所望の形状に形成することが困難であると
いう問題があった。また、キャリア濃度が小さいため、
半導体素子の電流利得が向上しないという問題があった
。
本発明の目的は、高温成長可能な、表面平坦性に優れた
、キャリア濃度が高濃度のＩｎＧａＡｓ層のエピタキシ
ャル成長法を提供することにある。
、キャリア濃度が高濃度のＩｎＧａＡｓ層のエピタキシ
ャル成長法を提供することにある。
本発明の第２の目的は、ＩｎＧａＡｓ層を有し、電流利
得の向上した半導体素子を有する半導体装置を提供する
ことにある。
得の向上した半導体素子を有する半導体装置を提供する
ことにある。
上記目的は、（１）低指数面から所望の方向に傾けた表
面面方位を有する化合物半導体単結晶基板を用い、該基
板とは異なる構成元素を有する薄膜結晶を成長させるこ
とを特徴とするエピタキシャル成長法、（２）表面面方
位を低指数面から傾けた化合物半導体単結晶基板を用い
、該基板表面に形成された原子ステップ列に対しての付
着係数が低指数面での付着係数に比して大きい元素を少
なくとも構成元素として含む化合物半導体を成長させる
ことを特徴とするエピタキシャル成長法、（３）低指数
面から所望の方向に傾けた表面面方位を有するｍ−ｖ族
化合物半導体単結晶基板上に少なくともＩｎを構成元素
として含む化合物半導体薄膜を成長させることを特徴と
するエピタキシャル成長法、（４）上記化合物半導体薄
膜は、（Ｉｎ、Ｇａ）Ａｓである上記３記載のエピタキ
シャル成長法、（５）上記表面面方位は上記低指数面か
ら２度以上傾いていることを特徴とする上記１．２又は
３記載のエピタキシャル成長法によって達成される。
面面方位を有する化合物半導体単結晶基板を用い、該基
板とは異なる構成元素を有する薄膜結晶を成長させるこ
とを特徴とするエピタキシャル成長法、（２）表面面方
位を低指数面から傾けた化合物半導体単結晶基板を用い
、該基板表面に形成された原子ステップ列に対しての付
着係数が低指数面での付着係数に比して大きい元素を少
なくとも構成元素として含む化合物半導体を成長させる
ことを特徴とするエピタキシャル成長法、（３）低指数
面から所望の方向に傾けた表面面方位を有するｍ−ｖ族
化合物半導体単結晶基板上に少なくともＩｎを構成元素
として含む化合物半導体薄膜を成長させることを特徴と
するエピタキシャル成長法、（４）上記化合物半導体薄
膜は、（Ｉｎ、Ｇａ）Ａｓである上記３記載のエピタキ
シャル成長法、（５）上記表面面方位は上記低指数面か
ら２度以上傾いていることを特徴とする上記１．２又は
３記載のエピタキシャル成長法によって達成される。
上記第２の目的は、（６）上記１から５までのいずれか
に記載のエピタキシャル成長法により成長してなる化合
物半導体薄膜を有することを特徴とする半導体装置、（
７）表面面方位を低指数面から傾けた化合物半導体単結
晶基板上に、該基板の構成元素とは異なる構成元素を有
するエピタキシャル成長層を設け、該エピタキシャル成
長層上に、半導体素子の少なくとも一部分が配置された
ことを特徴とする半導体装置、（８）表面面方位を低指
数面から傾けた化合物半導体単結晶基板上に、該基板の
格子定数とは異なる格子定数を有するエピタキシャル成
長層を設け、該エピタキシャル成長層上に、半導体素子
の少なくとも一部分が配置されたことを特徴とする半導
体装置、（９）表面面方位を低指数面から傾けたｍ−ｖ
族化合物半導体単結晶基板上に、少なくともＩｎを構成
元素として含むエピタキシャル成長層を設け、該エピタ
キシャル成長層を不純物を有することを特徴とする半導
体装置、（１０）上記不純物は、上記エピタキシャル成
長層の一原子面に存在することを特徴とする上記９記載
の半導体装置、（１１）上記エピタキシャル成長層は、
上記半導体素子の能動層として配置されたことを特徴と
する上記７から１０のいずれかに記載の半導体装置によ
って達成される。
に記載のエピタキシャル成長法により成長してなる化合
物半導体薄膜を有することを特徴とする半導体装置、（
７）表面面方位を低指数面から傾けた化合物半導体単結
晶基板上に、該基板の構成元素とは異なる構成元素を有
するエピタキシャル成長層を設け、該エピタキシャル成
長層上に、半導体素子の少なくとも一部分が配置された
ことを特徴とする半導体装置、（８）表面面方位を低指
数面から傾けた化合物半導体単結晶基板上に、該基板の
格子定数とは異なる格子定数を有するエピタキシャル成
長層を設け、該エピタキシャル成長層上に、半導体素子
の少なくとも一部分が配置されたことを特徴とする半導
体装置、（９）表面面方位を低指数面から傾けたｍ−ｖ
族化合物半導体単結晶基板上に、少なくともＩｎを構成
元素として含むエピタキシャル成長層を設け、該エピタ
キシャル成長層を不純物を有することを特徴とする半導
体装置、（１０）上記不純物は、上記エピタキシャル成
長層の一原子面に存在することを特徴とする上記９記載
の半導体装置、（１１）上記エピタキシャル成長層は、
上記半導体素子の能動層として配置されたことを特徴と
する上記７から１０のいずれかに記載の半導体装置によ
って達成される。
−
〔作用〕
結晶基板表面を低指数面から傾けると原子ステップ列が
形成される。ステップ列に構成元素又は不純物原子が置
換し易いため、オフ角度が大きくなればより置換し易く
、テラス面における２次元核生成の確率が減少する。す
なわち、ステップ列では、構成原子のダングリングボン
ドの配置関係が低指数面上とは異なるため、エピタキシ
ャル成長に供される構成原子及び不純物原子の付着係数
及び置換位置が変化する。付着係数及び置換位置の変化
は、オフ角度の増大と共に大きくなるため、テラス面で
の２次元核生成の確率が減少し、かつ不純物はステップ
列で格子位置に置換し易くなる。
形成される。ステップ列に構成元素又は不純物原子が置
換し易いため、オフ角度が大きくなればより置換し易く
、テラス面における２次元核生成の確率が減少する。す
なわち、ステップ列では、構成原子のダングリングボン
ドの配置関係が低指数面上とは異なるため、エピタキシ
ャル成長に供される構成原子及び不純物原子の付着係数
及び置換位置が変化する。付着係数及び置換位置の変化
は、オフ角度の増大と共に大きくなるため、テラス面で
の２次元核生成の確率が減少し、かつ不純物はステップ
列で格子位置に置換し易くなる。
これにより結晶表面の平坦性、不純物の活性化率が向上
する。
する。
実施例１
以下、本発明の第１の実施例を説明する。エピタキシャ
ル成長に供するＧ ａ Ａ ｓ基板として面方位を（１
００）面及び（１００）面から２度、３度、８− ５度各々（０１１）方向及び（０１１）方向に傾けたも
のを用いて、分子線エピタキシー（ＭＢＥ法）により、
上記基板と格子定数の異なる格子定数を有するＩ ｎｘ
Ｇａｌ−ｘＡｓ （ｘ ＝ ０ 、２ ）を膜厚２μｍ
成長する。この時の基板温度は６５０℃である。
ル成長に供するＧ ａ Ａ ｓ基板として面方位を（１
００）面及び（１００）面から２度、３度、８− ５度各々（０１１）方向及び（０１１）方向に傾けたも
のを用いて、分子線エピタキシー（ＭＢＥ法）により、
上記基板と格子定数の異なる格子定数を有するＩ ｎｘ
Ｇａｌ−ｘＡｓ （ｘ ＝ ０ 、２ ）を膜厚２μｍ
成長する。この時の基板温度は６５０℃である。
（１００）面（オフ角度Ｏ度）の基板を用いた試料では
、走査電子顕微鏡観察の結果、１０５個／ｃＩ１１２の
島状欠陥がウェハ全面に発生したが、オフ角度を増大す
るに従って島状欠陥は、急激に減少し、（０１１）方向
、（０１１）方向ともオフ角度５度では島状の欠陥は完
全に消滅し、極めて平坦な島状欠陥の存在しない結晶表
面が得られた。
、走査電子顕微鏡観察の結果、１０５個／ｃＩ１１２の
島状欠陥がウェハ全面に発生したが、オフ角度を増大す
るに従って島状欠陥は、急激に減少し、（０１１）方向
、（０１１）方向ともオフ角度５度では島状の欠陥は完
全に消滅し、極めて平坦な島状欠陥の存在しない結晶表
面が得られた。
実施例２
本発明の第２の実施例を第１図により説明する。
ＭＢＥ法により、ＩｎＧａＡｓを形成する場合、基板温
度５８０℃以上では、Ｉｎの付着係数が低下する。第１
図は、付着係数を１とした場合にＩ ｎｘｃｘ ａ、−
ｘ Ａ ｓのＩｎ組成Ｘが０．１となる成長条件で作製
したＩｎＧａＡｓのＩｎ組成を示す。６００℃では、通
常の（１００）ＧａＡｓ基板を用いた場合Ｘは０．０１
５と約１５％まで低下している。
度５８０℃以上では、Ｉｎの付着係数が低下する。第１
図は、付着係数を１とした場合にＩ ｎｘｃｘ ａ、−
ｘ Ａ ｓのＩｎ組成Ｘが０．１となる成長条件で作製
したＩｎＧａＡｓのＩｎ組成を示す。６００℃では、通
常の（１００）ＧａＡｓ基板を用いた場合Ｘは０．０１
５と約１５％まで低下している。
これに対し、（１００）面から（０１１）方向に基板表
面を傾斜させ、オフ角度を大にするとＩｎ組成は増大の
傾向を示す。
面を傾斜させ、オフ角度を大にするとＩｎ組成は増大の
傾向を示す。
基板温度５８０℃においては、（１００）面（オフ角度
Ｏ度）では、７０％弱の付着率であるが、５度オフでは
９５％まで増大する。
Ｏ度）では、７０％弱の付着率であるが、５度オフでは
９５％まで増大する。
一般に、化合物半導体では、基板温度を低下すると移動
度が減少する。本発明では、５８０℃程度の高温成長に
おいても、Ｉｎ組成の減少を抑えられるため、高温成長
が可能であり、高移動度のＩｎＧａＡｓが得られた。
度が減少する。本発明では、５８０℃程度の高温成長に
おいても、Ｉｎ組成の減少を抑えられるため、高温成長
が可能であり、高移動度のＩｎＧａＡｓが得られた。
実施例３
以下、本発明の第３の実施例としてＩｎＧａＡｓにｎ型
不純物としてＳｉをデルタドーピングし、高濃度の薄膜
をエピタキシャル成長する方法について説明する。
不純物としてＳｉをデルタドーピングし、高濃度の薄膜
をエピタキシャル成長する方法について説明する。
まず、（１００）面から（０１１）方向に傾斜させた表
面を有する半絶縁性Ｇ ａ Ａ ｓ基板に、硫酸系の化
学エツチングを施す。次に、分子線エピタキシー（ＭＢ
Ｅ）装置に基板を装置した後、５８０〜６５０℃でＡＳ
４ビームを基板表面に照射しながら、加熱する。次に基
板温度を５００℃に降温しエピタキシャル成長を開始す
る。エピタキシャル成長は、原料のＧａのシャッターを
開き、まずアンドープＧａＡｓを３０００Å以上堆積し
、さらにＩｎのシャッターを開き、ＩｎＧａＡｓ （Ｉ
ｎ組成０．１）を２５０人堆積した。次にＧａ、 Ｉｎ
シャッターを閉じ、Ｓｉシャッターを開く。Ｓｉ面密度
がＩ Ｘ １０１３ｃｍ−”となるまでＳｉを照射した
後、Ｓｉシャッターを閉じ、Ｇａ、Ｉｎシャッターを開
いてアンドープＩｎＧａＡｓを２５０人堆積し、さらに
Ｉｎシャッターを閉じアンドープＧａＡｓを１０００人
積層０た。
面を有する半絶縁性Ｇ ａ Ａ ｓ基板に、硫酸系の化
学エツチングを施す。次に、分子線エピタキシー（ＭＢ
Ｅ）装置に基板を装置した後、５８０〜６５０℃でＡＳ
４ビームを基板表面に照射しながら、加熱する。次に基
板温度を５００℃に降温しエピタキシャル成長を開始す
る。エピタキシャル成長は、原料のＧａのシャッターを
開き、まずアンドープＧａＡｓを３０００Å以上堆積し
、さらにＩｎのシャッターを開き、ＩｎＧａＡｓ （Ｉ
ｎ組成０．１）を２５０人堆積した。次にＧａ、 Ｉｎ
シャッターを閉じ、Ｓｉシャッターを開く。Ｓｉ面密度
がＩ Ｘ １０１３ｃｍ−”となるまでＳｉを照射した
後、Ｓｉシャッターを閉じ、Ｇａ、Ｉｎシャッターを開
いてアンドープＩｎＧａＡｓを２５０人堆積し、さらに
Ｉｎシャッターを閉じアンドープＧａＡｓを１０００人
積層０た。
第２図は、上記方法で作製したデルタドープＩｎＧａＡ
ｓのオフ角度依存性を示す図である。
ｓのオフ角度依存性を示す図である。
（１００）面から（０１１）方向及び（０１１）方向に
５度傾斜した場合、（１００）面の試料に比してキャリ
アの面密度が、２０％程度増大して１１− いる。
５度傾斜した場合、（１００）面の試料に比してキャリ
アの面密度が、２０％程度増大して１１− いる。
実施例４
以下、本発明の半導体装置の製造について説明する。第
３図は、電界効果トランジスタの断面図である。（１０
０）面から（０１１〕方向に５度傾斜させた半絶縁性Ｇ
ａ Ａ ｓ基板１上にＭＢＥ法により、アンドープＧ
ａＡｓ２ （５００ｎｍ）、アンドープＩｎｏ、□Ｇａ
ｏ、、Ａｓ層３（１０ｎｍ）を順次積層する。アンドー
プＩ ｎ、、１Ｇａｏ、、Ａｓ層層中中は、Ｉ Ｘ １
０ ”ｃｍ−２のＳＬデルタドープ層３′を挿入しであ
る。さらに、ＭＢＥ法でアンドープＧ ａ Ａ ｓ層４
（１０ｎｍ）及びアンドープＡｆｌＧａＡｓ層５（２０
ｎｍ）を積層する。続いて通常のホトリソグラフィー工
程とドライエツチング工程によりアンドープＧ ａ Ａ
ｓ層４及びアンドープＡｆｌＧａＡｓ層５を部分的に
除去した後、ＭＯＣＶＤ法によりＩｎＧａＡｓ層７を選
択的にエピタキシャル成長する。続いて、５ｉＯ２６を
表面にＣＶＤ法により形成し、ドライエツチングにより
側壁のみ残し、Ｔ ｉ／ Ａ Ｑを蒸着し、リフトオフ
法により、ソー１２− スミ極８、ドレイン電極８′及びゲート電極９を形成す
る。
３図は、電界効果トランジスタの断面図である。（１０
０）面から（０１１〕方向に５度傾斜させた半絶縁性Ｇ
ａ Ａ ｓ基板１上にＭＢＥ法により、アンドープＧ
ａＡｓ２ （５００ｎｍ）、アンドープＩｎｏ、□Ｇａ
ｏ、、Ａｓ層３（１０ｎｍ）を順次積層する。アンドー
プＩ ｎ、、１Ｇａｏ、、Ａｓ層層中中は、Ｉ Ｘ １
０ ”ｃｍ−２のＳＬデルタドープ層３′を挿入しであ
る。さらに、ＭＢＥ法でアンドープＧ ａ Ａ ｓ層４
（１０ｎｍ）及びアンドープＡｆｌＧａＡｓ層５（２０
ｎｍ）を積層する。続いて通常のホトリソグラフィー工
程とドライエツチング工程によりアンドープＧ ａ Ａ
ｓ層４及びアンドープＡｆｌＧａＡｓ層５を部分的に
除去した後、ＭＯＣＶＤ法によりＩｎＧａＡｓ層７を選
択的にエピタキシャル成長する。続いて、５ｉＯ２６を
表面にＣＶＤ法により形成し、ドライエツチングにより
側壁のみ残し、Ｔ ｉ／ Ａ Ｑを蒸着し、リフトオフ
法により、ソー１２− スミ極８、ドレイン電極８′及びゲート電極９を形成す
る。
上記方法により作製した電界効果トランジスタは、ゲー
ト長を０．１５μｍとした場合、Ｋ値１３と、（１００
）面の基板を用いた場合のに値７に比して著しい性能向
上が達成できた。
ト長を０．１５μｍとした場合、Ｋ値１３と、（１００
）面の基板を用いた場合のに値７に比して著しい性能向
上が達成できた。
また、この時、基板を５度オフしているため、表面平坦
性が良く、かつ、Ｉｎ組成の低下がなく再現性の良い性
能が得られた。
性が良く、かつ、Ｉｎ組成の低下がなく再現性の良い性
能が得られた。
本発明によれば、基板表面を低指数面から傾斜させた基
板上にエピタキシャル成長を行なうため以下に示す効果
を奏する。
板上にエピタキシャル成長を行なうため以下に示す効果
を奏する。
１、表面平坦性に優れた結晶を得ることができた。
２、エピタキシャル結晶構成原子の付着係数を増大する
ことができた。
ことができた。
３、添加不純物原子の活性化率を向上することができた
。
。
さらに、上記エピタキシャル成長法を用いて、高濃度不
純物層を有する高性能半導体装置を再現性良く作製する
ことができた。
純物層を有する高性能半導体装置を再現性良く作製する
ことができた。
第１図は、本発明のエピタキシャル成長法の第２の実施
例を説明するためのＩ ｎｘ Ｇ ａｌ−ｘ Ａ ｓの
Ｉｎ組成のオフ角度依存性を示す図、第２図は、本発明
のエピタキシャル成長法の第３の実施例を説明するため
のシートキャリア濃度のオフ角度依存性を示す図、第３
図は、本発明の一実施例の半導体装置の断面図である。 １・・・半絶縁性ＧａＡｓ基板 ２・・・アンドープＧ ａ Ａ ｓ ３・・・アンドープＩｎ。、１Ｇａｏ、、Ａｓ層３′・
・・デルタドープ層 ４・・・アンドープＧａＡｓ層 ５・・・アンドープＡＱＧａＡｓ層 ６−８ｉｎ２ ７− ＩｎＧａＡｓ層８・・
・ソース電極 ８′・・・ドレイン電極９・・・
ゲート電極
例を説明するためのＩ ｎｘ Ｇ ａｌ−ｘ Ａ ｓの
Ｉｎ組成のオフ角度依存性を示す図、第２図は、本発明
のエピタキシャル成長法の第３の実施例を説明するため
のシートキャリア濃度のオフ角度依存性を示す図、第３
図は、本発明の一実施例の半導体装置の断面図である。 １・・・半絶縁性ＧａＡｓ基板 ２・・・アンドープＧ ａ Ａ ｓ ３・・・アンドープＩｎ。、１Ｇａｏ、、Ａｓ層３′・
・・デルタドープ層 ４・・・アンドープＧａＡｓ層 ５・・・アンドープＡＱＧａＡｓ層 ６−８ｉｎ２ ７− ＩｎＧａＡｓ層８・・
・ソース電極 ８′・・・ドレイン電極９・・・
ゲート電極
Claims (1)
- 【特許請求の範囲】 １、低指数面から所望の方向に傾けた表面面方位を有す
る化合物半導体単結晶基板を用い、該基板とは異なる構
成元素を有する薄膜結晶を成長させることを特徴とする
エピタキシャル成長法。 ２、表面面方位を低指数面から傾けた化合物半導体単結
晶基板を用い、該基板表面に形成された原子ステップ列
に対しての付着係数が低指数面での付着係数に比して大
きい元素を少なくとも構成元素として含む化合物半導体
を成長させることを特徴とするエピタキシャル成長法。 ３、低指数面から所望の方向に傾けた表面面方位を有す
るIII−Ｖ族化合物半導体単結晶基板上に少なくともＩ
ｎを構成元素として含む化合物半導体薄膜を成長させる
ことを特徴とするエピタキシャル成長法。 ４、上記化合物半導体薄膜は、（Ｉｎ、Ｇａ）Ａｓであ
る請求項３記載のエピタキシャル成長法。 ５、上記表面面方位は上記低指数面から２度以上傾いて
いることを特徴とする請求項１、２又は３記載のエピタ
キシャル成長法。 ６、請求項１から５までのいずれかに記載のエピタキシ
ャル成長法により成長してなる化合物半導体薄膜を有す
ることを特徴とする半導体装置。 ７、表面面方位を低指数面から傾けた化合物半導体単結
晶基板上に、該基板の構成元素とは異なる構成元素を有
するエピタキシャル成長層を設け、該エピタキシャル成
長層上に、半導体素子の少なくとも一部分が配置された
ことを特徴とする半導体装置。 ８、表面面方位を低指数面から傾けた化合物半導体単結
晶基板上に、該基板の格子定数とは異なる格子定数を有
するエピタキシャル成長層を設け、該エピタキシャル成
長層上に、半導体素子の少なくとも一部分が配置された
ことを特徴とする半導体装置。 ９、表面面方位を低指数面から傾けたIII−Ｖ族化合物
半導体単結晶基板上に、少なくともＩｎを構成元素とし
て含むエピタキシャル成長層を設け、該エピタキシャル
成長層を不純物を有することを特徴とする半導体装置。 １０、上記不純物は、上記エピタキシャル成長層の一原
子面に存在することを特徴とする請求項９記載の半導体
装置。 １１、上記エピタキシャル成長層は、上記半導体素子の
能動層として配置されたことを特徴とする請求項７から
１０のいずれかに記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2176690A JPH03225928A (ja) | 1990-01-31 | 1990-01-31 | エピタキシャル成長法及び半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2176690A JPH03225928A (ja) | 1990-01-31 | 1990-01-31 | エピタキシャル成長法及び半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03225928A true JPH03225928A (ja) | 1991-10-04 |
Family
ID=12064196
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2176690A Pending JPH03225928A (ja) | 1990-01-31 | 1990-01-31 | エピタキシャル成長法及び半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03225928A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0631299A4 (en) * | 1993-01-13 | 1997-05-14 | Sumitomo Chemical Co | SEMICONDUCTOR EPITAXIAL SUBSTRATE. |
-
1990
- 1990-01-31 JP JP2176690A patent/JPH03225928A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0631299A4 (en) * | 1993-01-13 | 1997-05-14 | Sumitomo Chemical Co | SEMICONDUCTOR EPITAXIAL SUBSTRATE. |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3093904B2 (ja) | 化合物半導体結晶の成長方法 | |
| US5156995A (en) | Method for reducing or eliminating interface defects in mismatched semiconductor epilayers | |
| EP1655766B1 (en) | Substrate for growth of nitride semiconductor | |
| CN101897004B (zh) | 半导体基板以及半导体基板的制造方法 | |
| US8809908B2 (en) | Semiconductor wafer, semiconductor wafer manufacturing method, and electronic device | |
| JPH0864596A (ja) | 半導体装置及びその製造方法 | |
| US6255004B1 (en) | III-V nitride semiconductor devices and process for the production thereof | |
| US8389995B2 (en) | Epitaxial solid-state semiconducting heterostructures and method for making same | |
| US9337281B2 (en) | Planar semiconductor growth on III-V material | |
| JP3547320B2 (ja) | ＧａＮ系化合物半導体装置 | |
| JP3438116B2 (ja) | 化合物半導体装置及びその製造方法 | |
| CN101802979B (zh) | 化合物半导体衬底、化合物半导体衬底的制造方法以及半导体器件 | |
| JPH03278542A (ja) | 半導体装置 | |
| JP3235805B2 (ja) | 半導体結晶の成長方法 | |
| De Boeck et al. | Growth and structural characterization of embedded InAsSb on GaAs‐coated patterned silicon by molecular beam epitaxy | |
| WO1994016459A1 (fr) | Substrat epitaxial semiconducteur | |
| JPS6344774A (ja) | 化合物半導体装置 | |
| Shiralagi et al. | Selective InAs growth by chemical beam epitaxy | |
| US6872252B2 (en) | Lead-based perovskite buffer for forming indium phosphide on silicon | |
| US11735418B2 (en) | Method for forming semiconductor layers | |
| JP3180501B2 (ja) | オーミック電極の形成方法 | |
| JPH06267867A (ja) | 化合物半導体の結晶成長法およびこれを用いたオーミックコンタクトの形成法 | |
| JP2890885B2 (ja) | 半導体装置およびその製造方法 | |
| JPH05175144A (ja) | 半導体装置およびその製造方法 | |
| JPH0620968A (ja) | 元素半導体基板上の金属膜／化合物半導体積層構造およびその製造方法 |