JPH03226854A - 情報処理周辺装置 - Google Patents
情報処理周辺装置Info
- Publication number
- JPH03226854A JPH03226854A JP2023135A JP2313590A JPH03226854A JP H03226854 A JPH03226854 A JP H03226854A JP 2023135 A JP2023135 A JP 2023135A JP 2313590 A JP2313590 A JP 2313590A JP H03226854 A JPH03226854 A JP H03226854A
- Authority
- JP
- Japan
- Prior art keywords
- activation
- information processing
- peripheral device
- serial interface
- software
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Microcomputers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、マイクロプロセッサ或いはマイクロコンピュ
ータ内に配置された周辺装置の起動を、外部要因或いは
内部要因でソフトウェアを介さず直接かけるか、または
ソフトウェアを介して間接かけるかの２通りの起動を選
択でき、周辺装置の起動を高速化することができる情報
処理周辺装置に関するものである。
ータ内に配置された周辺装置の起動を、外部要因或いは
内部要因でソフトウェアを介さず直接かけるか、または
ソフトウェアを介して間接かけるかの２通りの起動を選
択でき、周辺装置の起動を高速化することができる情報
処理周辺装置に関するものである。
従来の技術
従来、マイクロプロセッサ、マイクロコンピュータにお
いて内部に配置されたタイマカウンタシリアルインタフ
ェース、パラレルポート、ＡＤ変換器等の周辺装置の起
動を外部からの割込み信号や、シリアルインタフェース
の割込み発生によりタイマカウンタに起動をかけるとい
うようなハード的な起動要因によりかける場合、ソフト
ウェア処理を介してから周辺に起動をかけていた。第３
図は従来の周辺装置の起動について示したブロック図で
ある。ハード的な内部・外部の起動により、ソフトウェ
アをまず動作させる。
いて内部に配置されたタイマカウンタシリアルインタフ
ェース、パラレルポート、ＡＤ変換器等の周辺装置の起
動を外部からの割込み信号や、シリアルインタフェース
の割込み発生によりタイマカウンタに起動をかけるとい
うようなハード的な起動要因によりかける場合、ソフト
ウェア処理を介してから周辺に起動をかけていた。第３
図は従来の周辺装置の起動について示したブロック図で
ある。ハード的な内部・外部の起動により、ソフトウェ
アをまず動作させる。
発明が解決しようとする課題
ソフトウェアの処理で周辺に起動をかけるため、応答性
が悪く、またソフトウェアの負担も多くなっていた。
が悪く、またソフトウェアの負担も多くなっていた。
本発明は上記従来の課題を解決するもので、内部・外部
の周辺起動要因によりソフトウェアを介さず直接周辺装
置に起動をかけることにより、高速応答性を実現する情
報処理周辺装置を提供することを目的としている。
の周辺起動要因によりソフトウェアを介さず直接周辺装
置に起動をかけることにより、高速応答性を実現する情
報処理周辺装置を提供することを目的としている。
課題を解決するための手段
この課題を解決するために本発明の情報処理周辺装置は
、各周辺装置毎に内部・外部の周辺起動要因に対応する
レジスタを持ち、そのレジスタで直接起動の許可をする
ことにより、ソフトウェアを介さず、直接起動をかける
ことができ、直接起動の許可が出ていなければソフトウ
ェアを介して起動をかけるという２通りの方法で起動で
きるように構成されている。
、各周辺装置毎に内部・外部の周辺起動要因に対応する
レジスタを持ち、そのレジスタで直接起動の許可をする
ことにより、ソフトウェアを介さず、直接起動をかける
ことができ、直接起動の許可が出ていなければソフトウ
ェアを介して起動をかけるという２通りの方法で起動で
きるように構成されている。
作用
この構成により、システムのスループットを向上させ、
高速応答性を実現することができる。
高速応答性を実現することができる。
実施例
以下、本発明の実施例について説明する。
第１図は本発明実施例の情報処理周辺装置のハードウェ
ア構成について示した一部回路構成を含むブロック図で
ある。ここで周辺装置として、タイマカウンタ、シリア
ルインタフェースを考え、周辺装置を起動する要因とし
て外部からの割込み信号、タイマカウンタの割込み、シ
リアルインタフェースの割込み要因を考える。周辺装置
はどの起動要因で起動をかけるかを指定するレジスタを
持つ。タイマカウンタ装置については、タイマ起動要因
指定レジスタ１を、シリアルインタフェース装置につい
てはシリアルインタフェース起動要因指定レジスタ２を
持つ。タイマ起動要因指定レジスタについては外部信号
入力端子３からの信号によるタイマカウンタ装置起動許
可フラグＩａ（シリアルインタフェース起動要因指定レ
ジスタ２では２ａ）、タイマカウンタの割込み信号での
タイマカウンタ装置起動許可フラグｌｂ（シリアルイン
タフェース起動要因指定レジスタでは２ｂ）、シリアル
インタフェースの割込み信号でのタイマカウンタ装置起
動許可フラグｌｃ（シリアルインタフェース起動要因指
定レジスタでは２ｃ）の許可フラグを持ち、このフラグ
の数は周辺装置を起動する内部・外部の割込み要因の数
だけ持つ。タイマカウンタ装置起動許可フラグ１ ａ、
１ ｂｌｃ（シリアルインタフェース起動要因指定レ
ジスタでは２ａ、２ｂ、２ｃ）は１がセットされている
ときに許可状態で、各起動許可フラグｌａ。
ア構成について示した一部回路構成を含むブロック図で
ある。ここで周辺装置として、タイマカウンタ、シリア
ルインタフェースを考え、周辺装置を起動する要因とし
て外部からの割込み信号、タイマカウンタの割込み、シ
リアルインタフェースの割込み要因を考える。周辺装置
はどの起動要因で起動をかけるかを指定するレジスタを
持つ。タイマカウンタ装置については、タイマ起動要因
指定レジスタ１を、シリアルインタフェース装置につい
てはシリアルインタフェース起動要因指定レジスタ２を
持つ。タイマ起動要因指定レジスタについては外部信号
入力端子３からの信号によるタイマカウンタ装置起動許
可フラグＩａ（シリアルインタフェース起動要因指定レ
ジスタ２では２ａ）、タイマカウンタの割込み信号での
タイマカウンタ装置起動許可フラグｌｂ（シリアルイン
タフェース起動要因指定レジスタでは２ｂ）、シリアル
インタフェースの割込み信号でのタイマカウンタ装置起
動許可フラグｌｃ（シリアルインタフェース起動要因指
定レジスタでは２ｃ）の許可フラグを持ち、このフラグ
の数は周辺装置を起動する内部・外部の割込み要因の数
だけ持つ。タイマカウンタ装置起動許可フラグ１ ａ、
１ ｂｌｃ（シリアルインタフェース起動要因指定レ
ジスタでは２ａ、２ｂ、２ｃ）は１がセットされている
ときに許可状態で、各起動許可フラグｌａ。
ｌｂ、ｌｃ（シリアルインタフェースでは２ａ。
２ｂ、２ｃ）に対応する周辺装置起動信号が発生し、Ａ
ＮＤ回路４ａ、４ｂ、４ｃ （シリアルインタフェース
では５ａ、５ｂ、５ｃ）に入力され各起動許可フラグｌ
ａ、ｌｂ、ｌｃ （シリアルインタフェースでは２ａ、
２ｂ、２ｃ）の値と周辺装置起動信号の値が１のときに
ＯＲ回路４（シリアルインタフェースでは５）によりタ
イマカウンタ（或いはシリアルインタフェース）の起動
要求が出力される。タイマ起動要因レジスタ１及びシリ
アルインタフェース起動要因レジスタにはそれぞれ、ハ
ードウェア起動要因フラグｌｄ、２ｄが設けてあり、セ
ットされている場合、起動許可フラグｌａ、ｌｂ、１
ｃ （シリアルインタフェースでは２ａ、２’ｂ、２ｃ
）でセットされた起動要因がイネーブルとなる。ハード
ウェア起動要因フラグｌｄ、２ｄがセットされ、ＯＲ回
路４，５から起動要求信号が出力されているとき、タイ
マカウンタ装置或いはシリアルインタフェース装置の内
部・外部要因による直接起動が可能であり、また、ハー
ドウェア起動要因フラグｌｄ、２ｄがリセットされてい
るときは、ソフトウェアにより、周辺装置に起動がかか
り、以上はマルチプレクサ６７により制御される。
ＮＤ回路４ａ、４ｂ、４ｃ （シリアルインタフェース
では５ａ、５ｂ、５ｃ）に入力され各起動許可フラグｌ
ａ、ｌｂ、ｌｃ （シリアルインタフェースでは２ａ、
２ｂ、２ｃ）の値と周辺装置起動信号の値が１のときに
ＯＲ回路４（シリアルインタフェースでは５）によりタ
イマカウンタ（或いはシリアルインタフェース）の起動
要求が出力される。タイマ起動要因レジスタ１及びシリ
アルインタフェース起動要因レジスタにはそれぞれ、ハ
ードウェア起動要因フラグｌｄ、２ｄが設けてあり、セ
ットされている場合、起動許可フラグｌａ、ｌｂ、１
ｃ （シリアルインタフェースでは２ａ、２’ｂ、２ｃ
）でセットされた起動要因がイネーブルとなる。ハード
ウェア起動要因フラグｌｄ、２ｄがセットされ、ＯＲ回
路４，５から起動要求信号が出力されているとき、タイ
マカウンタ装置或いはシリアルインタフェース装置の内
部・外部要因による直接起動が可能であり、また、ハー
ドウェア起動要因フラグｌｄ、２ｄがリセットされてい
るときは、ソフトウェアにより、周辺装置に起動がかか
り、以上はマルチプレクサ６７により制御される。
第２図は本発明実施例の情報処理周辺装置の構成を示し
たブロック図である。ハード的な起動要因に対して、周
辺装置に直接起動をかけることも、ソフトを介して起動
をかけることもできる。
たブロック図である。ハード的な起動要因に対して、周
辺装置に直接起動をかけることも、ソフトを介して起動
をかけることもできる。
周辺装置に直接起動をかけるか、ソフトウェアで起動を
かけるかは、フラグのセットだけで選択でき、直接起動
の場合はソフトウェアを介さないので高速に周辺装置に
起動をかけることができる。
かけるかは、フラグのセットだけで選択でき、直接起動
の場合はソフトウェアを介さないので高速に周辺装置に
起動をかけることができる。
発明の効果
以上のように本発明によれば、情報処理周辺装置に高速
に起動をかけることができ、システムスループツトを向
上させることができ、高速応答性を実現することができ
る。
に起動をかけることができ、システムスループツトを向
上させることができ、高速応答性を実現することができ
る。
第１図は本発明実施例の情報処理周辺装置のハードウェ
ア構成について示した一部回路構成を含むブロック図、
第２図は本発明実施例の周辺装置の構成について示した
ブロック図、第３図は従来の情報処理周辺装置の構成に
ついて示したブロック図である。 １・・・・・・タイマ起動要因指定レジスタ、２・・・
・・・シリアルインタフェース起動要因指定レジスタ、
ｌａ、ｌｂ、ｌｃ、２ａ、２ｂ、２ｃｍ−−・−起動許
可フラグ、３・・・・・・外部割込み要因入力端子、４
ａ。 ４ ｂ 、 ４ ｃ 、 ５ ａ 、 ５ ｂ
、 ５ ｃ −−−−Ａ Ｎ Ｄ回路、４．５・・・
・・・ＯＲ回路、６，７・・・・・・マルチプレクサ。
ア構成について示した一部回路構成を含むブロック図、
第２図は本発明実施例の周辺装置の構成について示した
ブロック図、第３図は従来の情報処理周辺装置の構成に
ついて示したブロック図である。 １・・・・・・タイマ起動要因指定レジスタ、２・・・
・・・シリアルインタフェース起動要因指定レジスタ、
ｌａ、ｌｂ、ｌｃ、２ａ、２ｂ、２ｃｍ−−・−起動許
可フラグ、３・・・・・・外部割込み要因入力端子、４
ａ。 ４ ｂ 、 ４ ｃ 、 ５ ａ 、 ５ ｂ
、 ５ ｃ −−−−Ａ Ｎ Ｄ回路、４．５・・・
・・・ＯＲ回路、６，７・・・・・・マルチプレクサ。
Claims (1)
- 情報処理周辺装置であるタイマカウンタ、シリアルイン
タフェース、パラレルポート、ＡＤ変換器を、外部要因
或いは内部のハード的な要因により、ソフトウェアを介
さず、直接起動をかけるか、または、外部要因或いは内
部のハード的な要因により、前記周辺装置をソフトウェ
アを介して間接起動をかけるかを選択でき、さらに前記
直接起動に関しては各周辺毎に起動要因を選択できる起
動選択手段をそなえたことを特徴とする情報処理周辺装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2023135A JPH03226854A (ja) | 1990-01-31 | 1990-01-31 | 情報処理周辺装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2023135A JPH03226854A (ja) | 1990-01-31 | 1990-01-31 | 情報処理周辺装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03226854A true JPH03226854A (ja) | 1991-10-07 |
Family
ID=12102098
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2023135A Pending JPH03226854A (ja) | 1990-01-31 | 1990-01-31 | 情報処理周辺装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03226854A (ja) |
-
1990
- 1990-01-31 JP JP2023135A patent/JPH03226854A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0354375B2 (ja) | ||
| JPS5812611B2 (ja) | デ−タテンソウセイギヨホウシキ | |
| KR20010024260A (ko) | 핀-총수가 적은 버스 상에서의 직접 메모리 억세스 트랜잭션 | |
| WO2005119961A2 (en) | Method and apparatus for endianness control in a data processing system | |
| JP2001502088A (ja) | バス・インタフェース制御回路 | |
| JPH03226854A (ja) | 情報処理周辺装置 | |
| JPH04323755A (ja) | Ｄｍａ装置 | |
| JPH01276241A (ja) | 多重割り込み装置 | |
| JPH03201156A (ja) | 演算処理装置の制御装置 | |
| JPS5965356A (ja) | シングル・チツプ・マイクロコンピユ−タ | |
| JP2667285B2 (ja) | 割込制御装置 | |
| JP2821176B2 (ja) | 情報処理装置 | |
| JPH02238547A (ja) | 割込み制御方式 | |
| JPH0216667A (ja) | プロセッサ・システム | |
| JPS63266568A (ja) | Ｄｍａコントローラ | |
| JPS63233455A (ja) | マイクロプロセツサ | |
| JPS6324434A (ja) | 情報処理装置 | |
| JPS6312042A (ja) | 暴走検出装置 | |
| JPS60231251A (ja) | マルチｃｐｕシステム | |
| JPH04205118A (ja) | データ処理システム | |
| JPS63300346A (ja) | Ｄｍａ制御方式 | |
| JPH0329067A (ja) | マイクロコンピュータ | |
| JPS6349935A (ja) | 中央制御装置 | |
| JPH04302346A (ja) | マルチプロセッサシステム | |
| JPH02162451A (ja) | マイクロプロセッサ |