JPH03227152A - フレーム同期回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ｃ産業上の利用分野〕 本発明はフレーム同期回路に関し、特にフレーム同期の
確立、保護を好適に行うようにしたフレーム同期回路に
関する。

〔従来の技術〕

フレーム同期方式には、フレーム信号が主信号にまとめ
て連続に多重化されている場合と、主信号に所要の間隔
で多重化されている場合がある。

第２図は後者の多重化方式におけるフレーム同期回路の
従来例を示しており、フレーム信号は主信号！ビットに
１個多重化されているものとする。

同図において、入力端子１からの主信号はフリップフロ
ップ回路１１に入力される。また、クロック端子２から
はクロック信号が入力され、１ビツトシフト回路２１を
通された上で、１７２分周器２２にて分周される。そし
て、このクロック信号によりフリップフロップ回路１１
において主信号におけるフレーム信号の位置を読み出し
ている。

一方、１／１分周されたクロック信号はフレーム信号発
生器２３を動作させ、送信で多重化されたフレーム同期
信号と同一のフレーム同期信号を発生させる。

前記フリップフロップ回路１１で読み出されたフレーム
信号と、フレーム信号発生器２３からのフレーム同期信
号は、比較器１２で照合される。

ここで、両者が一致していれば一致パルスが出力され、
不一致の場合は不一致パルスが出力される。

一致パルス側にはＮ進カウンタ３１が、不一致パルス側
にはＭ進カウンタ３２がそれぞれ接続されており、一致
パルスと不一致パルスのカウントアツプの早い方がＲＳ
フリップフロップ１５を制御するようになっている。

したがって、一致パルスのカウントアツプが常に先行す
る場合は、フレーム同期はとれているものとして１ビツ
トシフト回路２１は動作しない。

また、不一致パルスのカウントアツプが行われると１ビ
ツトシフト回路２１が動作され、信号入力の読み出し位
置をシフトさせ、同期の検出を開始する。

〔発明が解決しようとする課題〕

上述した従来のフレーム同期回路は、一致、不−ｊ＆の
各パルスをカウントするＮ進カウンタ３１とＭ進カウン
タ３２の各カウント数が固定されているため、この固定
されたカウント数をカウントするまでは次の動作が行わ
れない。したがって、カウント数を多く設定すると、例
えば回線の状況が良いときには同期引き込みに時間を要
することになる。逆に、カウント数を少なく設定すると
、例えば回線の状況が悪いときにはすぐ同期を外してし
まう等の問題がある。

本発明の目的は、同期の確立及び保護を好適に行うこと
ができるフレーム同期回路を提供することにある。

〔課題を解決するための手段］ 本発明のフレーム同期回路は、主信号から読み出したフ
レーム信号とフレーム同期信号と比較して得られる一致
パルス及び不一致パルスをカウントするカウンタを、そ
れぞれ可変カウンタで構成し、これら可変カウンタに設
定されるカウント数を制御回路により可変するように構
成している。

この場合、制御回路は、受信電界に対応したＡＧＣＮ、
圧及び周辺機器の動作に対応したＡＬＭ信号により可変
カウンタのカウント数を変化制御するように構成する。

〔作用］ 本発明によれば、受信電界に応じて一致、不−致の各パ
ルスのカウント数を任意に変化させるため、一致カウン
ト数を少なくすることで速やかな同期確立を可能とし、
不一致カウント数を多くすることで同期を外れ難（して
同期保護を実行する。

また、周辺機器の動作に応じて、速やかに非同期情報を
出力させることも可能となる。

〔実施例〕

次に、本発明を図面を参照して説明する。

第１図は本発明の一実施例のブロック図であり、第２図
に示した従来構成と同一部分には同一符号を付しである
。即ち、入力端子１からの主信号はフリップフロップ回
路１１に入力され、クロ・ンク端子２からのクロック信
号は１ビツトシフト回路２１を通され、かつｌＺ１分周
器２２にて分周される。そして、フリップフロップ回路
１１において分周クロック信号により主信号におけるフ
レーム信号の位置を読み出している。また、１／１分周
されたクロック信号はフレーム信号発生器２３を動作さ
せ、送信で多重化されたフレーム同期信号と同一のフレ
ーム同期信号を発生させる。

そして、フリップフロップ回路１１で読み出されたフレ
ーム信号と、フレーム信号発生器２３からのフレーム同
期信号は、比較器１２で照合される。ここで、両者が一
致していれば一致パルスが出力され、不一致の場合は不
一致パルスが出力される。

更に、一致パルスをカウントするカウンタを可変カウン
タ１３で構成する。同様に、不一致パルスをカウントす
るカウンタを可変カウンタ１４で構成する。また、ＡＧ
Ｃ端子３とＡＬＭ端子４を新たに設け、これらの端子に
はそれぞれ、受信電界等の受信レベルに対応したＡＧＣ
電圧と、周辺機器の動作に対応したＡＬＭ信号を入力さ
せる。

また、これらＡＧＣ電圧とＡＬＭ信号に基づいて、前記
一致、不一致の各可変カウンタ１３，１４のカウント数
を変化させる制御回路２４を配設している。

この構成によれば、ＡＧＣ端子３から入力されるＡＧＣ
電圧により電界が検出できるため、電界が高くてエラー
が生じ難いときには、一致の可変カウンタ１３のカウン
ト数を制御回路２４により少なくさせる。これにより、
周辺の機器に異常がなく、電界が高くて殆どエラーが生
じないときには、一致カウント数が少なくなり、速やか
に同期が確立することになる。

一方、ＡＧＣ電圧が低くてエラーが多く生じ易いときに
は、制御回路２４により不一致の可変カウンタ１４のカ
ウント数を多くさせ、これにより確立されている同期が
外れ難くなり、同期を保護することになる。

更に、周辺機器にＡＬＭが生じてＡＬＭ信号がＡＬＭ端
子４に入力されたときには、制御回路２４は不一致の可
変カウンタ１４のカウント数を少なくし、これにより速
やかに同期が外れ、非同期情報を速く出力することも可
能となる。

〔発明の効果〕

以上説明したように本発明は、一致、不一致の各パルス
をカウントするカウンタを可変カウンタで構成し、この
可変カウンタのカウント数を制御回路によって変化制御
するように構成しているので、受信電界に応じて一致カ
ウント数を少なくすることで速やかな同期確立を可能と
し、不一致カウント数を多くすることで同期を外れ難く
して同期保護を実行することができる効果がある。

【図面の簡単な説明】

第１図は本発明のフレーム同期回路の一実施例のブロッ
ク図、第２図は従来のフレーム同期回路のブロック図で
ある。 ■・・・入力端子、２・・・クロック端子、３・・・Ａ
ＧＣ端子、４・・・ＡＬＭ端子、１１・・・フリップフ
ロップ、１２・・・比較器、１３・・・一致可変カウン
タ、１４・・・不一致カウンタ、１５・・・ＲＳフリッ
プフロップ、２１・・・１ビツトシフト回路、２２・・
・１／１分周器、２３・・・フレーム信号発生器、２４
・・・制御回路、１・・・Ｎ進カウンタ、 ３２・・・Ｍ進カウンタ。

Claims (1)

1. 【特許請求の範囲】 １、クロック信号を利用して主信号からフレーム信号を
   読み出し、このフレーム信号を前記クロック信号から得
   られたフレーム同期信号と比較し、その一致パルス及び
   不一致パルスのカウント結果に基づいてフレーム同期を
   取るようにしたフレーム同期回路において、前記一致パ
   ルス及び不一致パルスをカウントするカウンタをそれぞ
   れ可変カウンタで構成し、これら可変カウンタに設定さ
   れるカウント数を制御回路により可変するように構成し
   たことを特徴とするフレーム同期回路。 ２、制御回路は、受信電界に対応したＡＧＣ電圧及び周
   辺機器の動作に対応したＡＬＭ信号により可変カウンタ
   のカウント数を変化制御するように構成してなる特許請
   求の範囲第１項記載のフレーム同期回路。