JPH0322734B2 - - Google Patents
Info
- Publication number
- JPH0322734B2 JPH0322734B2 JP58128425A JP12842583A JPH0322734B2 JP H0322734 B2 JPH0322734 B2 JP H0322734B2 JP 58128425 A JP58128425 A JP 58128425A JP 12842583 A JP12842583 A JP 12842583A JP H0322734 B2 JPH0322734 B2 JP H0322734B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- mos transistor
- discharge
- electrode
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 claims description 27
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 5
- 238000007599 discharging Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 1
- 238000013016 damping Methods 0.000 description 1
- 210000000056 organ Anatomy 0.000 description 1
- 239000008188 pellet Substances 0.000 description 1
Landscapes
- Electronic Switches (AREA)
- Electrophonic Musical Instruments (AREA)
Description
【発明の詳細な説明】
本発明は振幅制御信号発生回路に関し、特に電
流出力回路に振幅制御信号を供給する振幅制御信
号発生回路に関する。
流出力回路に振幅制御信号を供給する振幅制御信
号発生回路に関する。
従来の振幅制御信号発生回路は、第１図に示す
ように、ゲート電極３にスイツチ信号を入力する
Ｐチヤネルのスイツチ用MOSトランジスタＱ１
（以下Ｑ１と略す）のドレイン電流で放電抵抗５
を介して放電するコンデンサ６を有する放電回路
２０ａに対応し、その出力信号端子７と第１電源
端子１間の振幅制御信号VCを電流出力回路２１
のＰチヤネルの電流出力用MOSトランジスタQ3
（以下Q3と略す）のゲート・ソース間に供給して
Q3のドレイン電流である出力電流端子１１の出
力電流IOUTを制御している。
ように、ゲート電極３にスイツチ信号を入力する
Ｐチヤネルのスイツチ用MOSトランジスタＱ１
（以下Ｑ１と略す）のドレイン電流で放電抵抗５
を介して放電するコンデンサ６を有する放電回路
２０ａに対応し、その出力信号端子７と第１電源
端子１間の振幅制御信号VCを電流出力回路２１
のＰチヤネルの電流出力用MOSトランジスタQ3
（以下Q3と略す）のゲート・ソース間に供給して
Q3のドレイン電流である出力電流端子１１の出
力電流IOUTを制御している。
放電回路２０aは第１電源端子１にQ1のソース
電極２を接続し、Q1のドレイン電極４に抵抗５
を介してコンデンサ６の１端を接続し、該コンデ
ンサ６の他端を第１電源端子に接続している。
電極２を接続し、Q1のドレイン電極４に抵抗５
を介してコンデンサ６の１端を接続し、該コンデ
ンサ６の他端を第１電源端子に接続している。
この回路においてはQ1はスイツチング素子と
して動作し、Q1がオンする事によりコンデンサ
６は抵抗５とQ1を通して放電される。
して動作し、Q1がオンする事によりコンデンサ
６は抵抗５とQ1を通して放電される。
まず、接地スイツチと充電抵抗よりなる充電回
路（図示せず）を介して出力信号端子７を接地電
位点に接続して予めコンデンサを初期電圧VOに
充電しておき、次に放電回路２０ａのQ1のゲー
ト電極３にスイツチング信号を入力して、コンデ
ンサ６の端子電圧を振幅制御信号VCとて電流出
力回路２１に供給した場合に、放電を開始してか
ら（Q1がオンしてから）の時間ｔと、出力電流
Ioutとの関係は VO：コンデンサ６の初期電圧値 Vc（ｔ）：時刻ｔにおけるコンデンサ６の電極
間電圧 RONQ1：Q1のオン抵抗 βQ3：トランジスタQ3のβ VTQ3：トランジスタQ3のVT RD：放電抵抗５の抵抗値 Ｃ：コンデンサ６の容量 とすると Vc（ｔ）＝VO・EXP（−ｔ／τ） …… τ ＝（RD＋RONQ1）・Ｃ …… Iout（ｔ）＝βQ3／２（Vc（ｔ）−VTQ3）2 …… が成立し、式に式を代入し、 Iout（ｔ）＝βQ3／２｛VO・EXP （−ｔ／τ）−VTQ3｝2 …… を得る。式の特性図を第３図に示す。
路（図示せず）を介して出力信号端子７を接地電
位点に接続して予めコンデンサを初期電圧VOに
充電しておき、次に放電回路２０ａのQ1のゲー
ト電極３にスイツチング信号を入力して、コンデ
ンサ６の端子電圧を振幅制御信号VCとて電流出
力回路２１に供給した場合に、放電を開始してか
ら（Q1がオンしてから）の時間ｔと、出力電流
Ioutとの関係は VO：コンデンサ６の初期電圧値 Vc（ｔ）：時刻ｔにおけるコンデンサ６の電極
間電圧 RONQ1：Q1のオン抵抗 βQ3：トランジスタQ3のβ VTQ3：トランジスタQ3のVT RD：放電抵抗５の抵抗値 Ｃ：コンデンサ６の容量 とすると Vc（ｔ）＝VO・EXP（−ｔ／τ） …… τ ＝（RD＋RONQ1）・Ｃ …… Iout（ｔ）＝βQ3／２（Vc（ｔ）−VTQ3）2 …… が成立し、式に式を代入し、 Iout（ｔ）＝βQ3／２｛VO・EXP （−ｔ／τ）−VTQ3｝2 …… を得る。式の特性図を第３図に示す。
式及び第３図より、時間ｔと出力電流Ioutと
の関係が指数関数になつていないので、これを電
子オルガンの音源信号のエンベロープの振幅制御
等に用いた場合には、出力音の減衰が時間に対し
指数関数にならぬため、自然な減衰感にはなら
ず、音が減衰途中で途切れる様な聴感を与え不都
合を生じる。
の関係が指数関数になつていないので、これを電
子オルガンの音源信号のエンベロープの振幅制御
等に用いた場合には、出力音の減衰が時間に対し
指数関数にならぬため、自然な減衰感にはなら
ず、音が減衰途中で途切れる様な聴感を与え不都
合を生じる。
本発明は従来のもののこのような欠点を除去し
時間ｔと出力電流Ioutとの関係を指数関数にし、
自然な減衰感を得るようにしたものである。
時間ｔと出力電流Ioutとの関係を指数関数にし、
自然な減衰感を得るようにしたものである。
本発明の振幅制御信号発生回路は、一電源に一
導電型のスイツチ用MOSトランジスタのソース
電極を接続し、前記スイツチ用MOSトランジス
タのドレイン電極に一導電型の放電抵抗用MOS
トランジスタのソース電極を接続し、前記放電抵
抗用MOSトランジスタのゲート電極とドレイン
電極の共通接続点に放電抵抗を介してコンデンサ
の一端を接続し、該コンデンサの他端を前記一電
源に接続し、ソース電極を前記一電源に接続する
一導電型の電流出力用MOSトランジスタのゲー
ト電極に前記コンデンサの前記一端を接続し、前
記スイツチ用MOSトランジスタのゲート電極に
スイツチング信号を入力して放電動作させ、前記
コンデンサの放電電圧を振幅制御信号とし前記電
流出力用MOSトランジスタのドレイン電流を制
御して構成される。
導電型のスイツチ用MOSトランジスタのソース
電極を接続し、前記スイツチ用MOSトランジス
タのドレイン電極に一導電型の放電抵抗用MOS
トランジスタのソース電極を接続し、前記放電抵
抗用MOSトランジスタのゲート電極とドレイン
電極の共通接続点に放電抵抗を介してコンデンサ
の一端を接続し、該コンデンサの他端を前記一電
源に接続し、ソース電極を前記一電源に接続する
一導電型の電流出力用MOSトランジスタのゲー
ト電極に前記コンデンサの前記一端を接続し、前
記スイツチ用MOSトランジスタのゲート電極に
スイツチング信号を入力して放電動作させ、前記
コンデンサの放電電圧を振幅制御信号とし前記電
流出力用MOSトランジスタのドレイン電流を制
御して構成される。
以下本発明の実施例を図面について説明する。
第２図は本発明の一実施例の回路図で、１〜１１
およびQ1，Q3は第１図の従来例の放電回路２０a
と電流出力回路２１の同一部分を示す。
第２図は本発明の一実施例の回路図で、１〜１１
およびQ1，Q3は第１図の従来例の放電回路２０a
と電流出力回路２１の同一部分を示す。
放電回路２０は、ドレイン電極１４およびゲー
ト電極１３の共通接続点を放電抵抗５の一端にま
たソース電極１２をQ1のドレイン電極４に接続
するＰチヤネルの放電用MOSトランジスタQ2
（以下Q2と略す）を第１図の放電回路２０aに付
加している。
ト電極１３の共通接続点を放電抵抗５の一端にま
たソース電極１２をQ1のドレイン電極４に接続
するＰチヤネルの放電用MOSトランジスタQ2
（以下Q2と略す）を第１図の放電回路２０aに付
加している。
この回路において、Q1はスイツチング素子と
して動作し、Q1がオンする事によりコンデンサ
６は抵抗５，Q2及びQ1を通して放電される。
して動作し、Q1がオンする事によりコンデンサ
６は抵抗５，Q2及びQ1を通して放電される。
振幅制御信号VCとしてコンデンサ６の端子電
圧を電流出力回路２１のQ3のゲート・ソース間
に供給してドレイン電流を制御する。
圧を電流出力回路２１のQ3のゲート・ソース間
に供給してドレイン電流を制御する。
予め充電回路を介して出力信号端子７を接地電
位点に接続して充電されていたコンデンサ６の放
電集束電圧VC(OFF)は、以下のように求められる。
ここで、 RD：放電抵抗５の抵抗値 VC：コンデンサの電極間電圧 RONQ1：Q1のオン抵抗 iD：放電電流 とすると VC＝（RD＋RONQ1）・iD＋VDSQ2 …… VDSQ2＝VTQ2＋√2iD Q2 …… VC＝VC(OFF)のときiD＝０のため VC(OFF)＝VTQ2 …… を得る。
位点に接続して充電されていたコンデンサ６の放
電集束電圧VC(OFF)は、以下のように求められる。
ここで、 RD：放電抵抗５の抵抗値 VC：コンデンサの電極間電圧 RONQ1：Q1のオン抵抗 iD：放電電流 とすると VC＝（RD＋RONQ1）・iD＋VDSQ2 …… VDSQ2＝VTQ2＋√2iD Q2 …… VC＝VC(OFF)のときiD＝０のため VC(OFF)＝VTQ2 …… を得る。
一方、コンデンサ６の放電時定数τは、
rQ2：Q2の動作抵抗
Ｃ ：コンデンサ６の容量
とすると
τ＝（RD＋RONQ1＋rQ2）・Ｃ ……
で与えられる。ここでrQ2は、放電電流の関数
で rQ2＝dVDSQ2／diD ＝ｄ（VTQ2＋√2D Q2）／diD ＝１／２√２Q2・iD−１／２ ＝１／√2Q2iD …… である。
で rQ2＝dVDSQ2／diD ＝ｄ（VTQ2＋√2D Q2）／diD ＝１／２√２Q2・iD−１／２ ＝１／√2Q2iD …… である。
式において十分に小さいiDにおけるrQ2がrQ2
＜＜RDになるようにβQ2を設定する事により式
は τ≒（RD＋RONQ1）・Ｃ ……′ となる。
＜＜RDになるようにβQ2を設定する事により式
は τ≒（RD＋RONQ1）・Ｃ ……′ となる。
式により放電収束電圧が与えられ、′式に
より放電時定数が与えられて、コンデンサＣの電
極間電圧Vc（ｔ）は VO：コンデンサＣの初期電圧値 とすると Vc（ｔ）＝（VO−VTQ2）EXP （−ｔ／τ）＋VTQ2 …… で表わせる。
より放電時定数が与えられて、コンデンサＣの電
極間電圧Vc（ｔ）は VO：コンデンサＣの初期電圧値 とすると Vc（ｔ）＝（VO−VTQ2）EXP （−ｔ／τ）＋VTQ2 …… で表わせる。
又、出力電流Ioutと、時間ｔとの関数は以下の
ように求められる。
ように求められる。
Iout（ｔ）＝βQ3／２（Vc（ｔ）−VTQ3）2 ……
式に式を代入し、
Iout（ｔ）＝βQ3／２｛（VO−VTQ2）EXP（−ｔ／τ
）＋ VTQ2−VTQ3｝2 …… 式において、Q2とQ3を同一ペレツト内につ
くつた場合にVTQ2とVTQ3は、ほぼ同じであるから
式は、 Iout（ｔ）＝βQ3／２（VO−VTQ2）2EXP（−2t／τ） …… となる。
）＋ VTQ2−VTQ3｝2 …… 式において、Q2とQ3を同一ペレツト内につ
くつた場合にVTQ2とVTQ3は、ほぼ同じであるから
式は、 Iout（ｔ）＝βQ3／２（VO−VTQ2）2EXP（−2t／τ） …… となる。
式および第４図により、出力電流Ioutと時間
ｔとの関係が指数関数にある事が判る。
ｔとの関係が指数関数にある事が判る。
本発明によると、振幅制御信号が供給される電
流出力回路の出力電流と時間との関係が指数関数
で表わせる回路が得られる。
流出力回路の出力電流と時間との関係が指数関数
で表わせる回路が得られる。
第１図は従来の回路の一例の回路図、第２図は
本発明の一実施例の回路図、第３図および第４図
はそれぞれ第１図および第２図の電流出力回路の
出力電流の時間特性図である。 １……第１電源端子、２……Q1のソース電極、
３……Q1のゲート電極、４……Q1のドレイン電
極、５……放電抵抗、６……コンデンサ、７……
出力信号端子、８……Q3のゲート電極、９……
Q3のソース電極、１０……Q3のドレイン電極、
１１……電流出力端子、１２……Q2のソース電
極、１３……Q2のゲート電極、１４……Q2のド
レイン電極、２０……放電回路、２１……電流出
力回路、VC……振幅制御信号。
本発明の一実施例の回路図、第３図および第４図
はそれぞれ第１図および第２図の電流出力回路の
出力電流の時間特性図である。 １……第１電源端子、２……Q1のソース電極、
３……Q1のゲート電極、４……Q1のドレイン電
極、５……放電抵抗、６……コンデンサ、７……
出力信号端子、８……Q3のゲート電極、９……
Q3のソース電極、１０……Q3のドレイン電極、
１１……電流出力端子、１２……Q2のソース電
極、１３……Q2のゲート電極、１４……Q2のド
レイン電極、２０……放電回路、２１……電流出
力回路、VC……振幅制御信号。
Claims (1)
- １ 一電源に一導電型のスイツチ用MOSトラン
ジスタのソース電極を接続し、前記スイツチ用
MOSトランジスタのドレイン電極に一導電型の
放電抵抗用MOSトランジスタのソース電極を接
続し、前記放電抵抗用MOSトランジスタのゲー
ト電極とドレイン電極の共通接続点に放電抵抗を
介してコンデンサの一端を接続し、該コンデンサ
の他端を前記一電源に接続し、ソース電極を前記
一電源に接続する一導電型の電流出力用MOSト
ランジスタのゲート電極に前記コンデンサの前記
一端を接続し、前記スイツチ用MOSトランジス
タのゲート電極にスイツチング信号を入力して放
電動作させ、前記コンデンサの放電電圧を振幅制
御信号とし前記電流出力用MOSトランジスタの
ドレイン電流を制御することを特徴とする振幅制
御信号発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58128425A JPS6020623A (ja) | 1983-07-14 | 1983-07-14 | 振幅制御信号発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58128425A JPS6020623A (ja) | 1983-07-14 | 1983-07-14 | 振幅制御信号発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6020623A JPS6020623A (ja) | 1985-02-01 |
| JPH0322734B2 true JPH0322734B2 (ja) | 1991-03-27 |
Family
ID=14984434
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58128425A Granted JPS6020623A (ja) | 1983-07-14 | 1983-07-14 | 振幅制御信号発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6020623A (ja) |
-
1983
- 1983-07-14 JP JP58128425A patent/JPS6020623A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6020623A (ja) | 1985-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4050004A (en) | Cardiac pacer including controlled voltage multiplier | |
| JPS58111416A (ja) | 利得制御増幅器 | |
| JP2804764B2 (ja) | 動作モードの間で切換え可能な増幅器装置 | |
| GB2047492A (en) | Complementary transistor circuit | |
| US5025172A (en) | Clock generator generating trapezoidal waveform | |
| JP3186267B2 (ja) | クロック発生回路 | |
| JPS6144414B2 (ja) | ||
| JPH0322734B2 (ja) | ||
| WO2001050602A1 (en) | Switched capacitor filter with integrated voltage multiplier | |
| JPS59178014A (ja) | 発振回路 | |
| JPH0155762B2 (ja) | ||
| JP3109676B2 (ja) | 発振装置 | |
| JP2999781B2 (ja) | 発振回路 | |
| JPS6162216A (ja) | ソ−スフオロワ回路 | |
| JP2871902B2 (ja) | 電流セル回路 | |
| JPS6230524B2 (ja) | ||
| JPS6122345Y2 (ja) | ||
| JP3626980B2 (ja) | 反転増幅回路 | |
| JPS60224329A (ja) | Ｍｏｓ集積回路素子の入力回路 | |
| JPH0322732B2 (ja) | ||
| JPS628569Y2 (ja) | ||
| JPH0160970B2 (ja) | ||
| JP2551839B2 (ja) | 減衰波形発生装置 | |
| JPS588616B2 (ja) | 電荷蓄積体充放電回路 | |
| JPS5825431Y2 (ja) | 電子楽器の振幅制御回路 |