JPH03229338A - Ｒｏｍテスト方法 - Google Patents
Ｒｏｍテスト方法Info
- Publication number
- JPH03229338A JPH03229338A JP2025427A JP2542790A JPH03229338A JP H03229338 A JPH03229338 A JP H03229338A JP 2025427 A JP2025427 A JP 2025427A JP 2542790 A JP2542790 A JP 2542790A JP H03229338 A JPH03229338 A JP H03229338A
- Authority
- JP
- Japan
- Prior art keywords
- rom
- address
- data
- bits
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Storage Device Security (AREA)
- Read Only Memory (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、マイクロコンピュータのＲＯＭテストに於い
て、内蔵ＲＯＭデータをランダムに出力することにより
、ＲＯＭデータの解読を回避し、ＲＯＭ著作権を保護す
るＲＯＭテスト方法に関するものである。
て、内蔵ＲＯＭデータをランダムに出力することにより
、ＲＯＭデータの解読を回避し、ＲＯＭ著作権を保護す
るＲＯＭテスト方法に関するものである。
従来の技術
従来、たとえば１チツプマイクロコンピユータに於いて
、内蔵しているＲＯＭが正しいかどうかを出荷時にテス
トするため、ＲＯＭデータをアドレス順にクロック同期
させて出力したり、ＲＯＭアドレスを外部から入力して
、ＲＯＭアドレスに対応するＲＯＭデータを出力する、
ＲＯＭテストモードを通常モードとは別に持っていた。
、内蔵しているＲＯＭが正しいかどうかを出荷時にテス
トするため、ＲＯＭデータをアドレス順にクロック同期
させて出力したり、ＲＯＭアドレスを外部から入力して
、ＲＯＭアドレスに対応するＲＯＭデータを出力する、
ＲＯＭテストモードを通常モードとは別に持っていた。
発明が解決しようとする課題
ＲＯＭテストモードと通常モードの設定切り替えは、端
子設定方法などがあるが、一端ＲＯＭテストモードに設
定されてしまうと、内蔵ＲＯＭデータは外部から全て読
みとれ、長い期間、費用をかけて、開発された内蔵ＲＯ
Ｍデータ値、ノウハウが漏洩することがあった。本発明
は上記従来の課題を解決するもので、内蔵ＲＯＭデータ
の解読を困難にすることにより、ＲＯＭ著作権保護を実
現するＲＯＭテスト方法を提供することを目的としてい
る。
子設定方法などがあるが、一端ＲＯＭテストモードに設
定されてしまうと、内蔵ＲＯＭデータは外部から全て読
みとれ、長い期間、費用をかけて、開発された内蔵ＲＯ
Ｍデータ値、ノウハウが漏洩することがあった。本発明
は上記従来の課題を解決するもので、内蔵ＲＯＭデータ
の解読を困難にすることにより、ＲＯＭ著作権保護を実
現するＲＯＭテスト方法を提供することを目的としてい
る。
課題を解決するための手段
この課題を解決するために、本発明のＲＯＭテスト方法
は、ＲＯＭアドレスの意味づけ或いはＲＯＭデータの意
味づけをテストモード時に変えてしまい、またＲＯＭ品
種ごとに意味づけの変更方法を変え、内蔵ＲＯＭデータ
の構成が解読できないように構成されている。
は、ＲＯＭアドレスの意味づけ或いはＲＯＭデータの意
味づけをテストモード時に変えてしまい、またＲＯＭ品
種ごとに意味づけの変更方法を変え、内蔵ＲＯＭデータ
の構成が解読できないように構成されている。
作用
この構成により、内蔵ＲＯＭを解読することが困難であ
り、ＲＯＭ著作権保護を実現することができる。
り、ＲＯＭ著作権保護を実現することができる。
実施例
以下本発明の実施例について説明する。
第１図は本発明のＲＯＭアドレスのビットの意味づけを
ＲＯＭテストモード時に変更する一実施例を示した図で
ある。内蔵ＲＯＭＩはＲＯＭアドレスデコーダ２により
選択されたアドレスに対応するＲＯＭデータを出力する
。ＲＯＭアドレスデコーダ２の入力としてマルチプレク
サ群３を介して、シングルチップモードなどの通常動作
状態を決定する通常動作モード信号４或いはＲＯＭの単
純出力テスト状態を決定するＲＯＭテストモード信号５
によって選択されたＲＯＭアドレスバス６の値を入力す
る。通常動作モード信号４で選択するＲＯＭアドレスバ
ス６はアドレス値に対応する内蔵ＲＯＭＩ内のＲＯＭデ
ータが選択されるようになっており、またＲＯＭテスト
モード信号５で選択するＲＯＭアドレスバス６はアドレ
ス値に対応する内蔵ＲＯＭＩ内のＲＯＭデータが選択さ
れないようにランダムに入力する。第２図はＲＯＭアド
レスバス値とＲＯＭアドレスデコーダ入力値の関係を示
した図である。ＲＯＭアドレス／ｓ＋ス６上の値である
ＲＯＭアドレスバス値（ここではＲＯＭアドレス幅を４
ビツトで考える）の変化に対応し、マルチプレクサ群３
で選択されるＲＯＭアドレスデコーダ入力値は、通常動
作モード即ち、通常動作モード信号４がイネーブルのと
きはＲＯＭアドレスバス値と対応し、通常の動作で支障
がないようになっている。しかしながらＲＯＭテストモ
ード即ち、ＲＯＭテストモード信号５がイネーブルのと
きは、ＲＯＭアドレスバス値とＲＯＭアドレスデコーダ
値は一致せず、従って、出力されるＲＯＭデータの値は
ＲＯＭアドレスノくス上の値とは異なる値となる。ＲＯ
Ｍテストモードに於いて、ＲＯＭアドレスに対応するＲ
ＯＭが出力されないため、解読が困難となり、ＲＯＭデ
ータの保護が可能である。
ＲＯＭテストモード時に変更する一実施例を示した図で
ある。内蔵ＲＯＭＩはＲＯＭアドレスデコーダ２により
選択されたアドレスに対応するＲＯＭデータを出力する
。ＲＯＭアドレスデコーダ２の入力としてマルチプレク
サ群３を介して、シングルチップモードなどの通常動作
状態を決定する通常動作モード信号４或いはＲＯＭの単
純出力テスト状態を決定するＲＯＭテストモード信号５
によって選択されたＲＯＭアドレスバス６の値を入力す
る。通常動作モード信号４で選択するＲＯＭアドレスバ
ス６はアドレス値に対応する内蔵ＲＯＭＩ内のＲＯＭデ
ータが選択されるようになっており、またＲＯＭテスト
モード信号５で選択するＲＯＭアドレスバス６はアドレ
ス値に対応する内蔵ＲＯＭＩ内のＲＯＭデータが選択さ
れないようにランダムに入力する。第２図はＲＯＭアド
レスバス値とＲＯＭアドレスデコーダ入力値の関係を示
した図である。ＲＯＭアドレス／ｓ＋ス６上の値である
ＲＯＭアドレスバス値（ここではＲＯＭアドレス幅を４
ビツトで考える）の変化に対応し、マルチプレクサ群３
で選択されるＲＯＭアドレスデコーダ入力値は、通常動
作モード即ち、通常動作モード信号４がイネーブルのと
きはＲＯＭアドレスバス値と対応し、通常の動作で支障
がないようになっている。しかしながらＲＯＭテストモ
ード即ち、ＲＯＭテストモード信号５がイネーブルのと
きは、ＲＯＭアドレスバス値とＲＯＭアドレスデコーダ
値は一致せず、従って、出力されるＲＯＭデータの値は
ＲＯＭアドレスノくス上の値とは異なる値となる。ＲＯ
Ｍテストモードに於いて、ＲＯＭアドレスに対応するＲ
ＯＭが出力されないため、解読が困難となり、ＲＯＭデ
ータの保護が可能である。
第３図は本発明のＲＯＭデータのビットの意味づけをＲ
ＯＭテストモード時に変更する一実施例について示した
図である。内蔵ＲＯＭＩの出力データは通常動作モード
信号４がイネーブルのとき出力データのビットの意味づ
けとＲＯＭデータバス８のビットの意味づけが対応する
ようにマルチプレクサ群７により選択される。ＲＯＭテ
ストモード信号５がイネーブルのときは出力データのビ
ットの意味づけとＲＯＭデータバス８のビットの意味づ
けが対応せず、内蔵ＲＯＭＩの出力値とＲＯＭデータバ
ス８上の値が一致しない。内蔵ＲＯＭコードのビットが
ランダムになって出力されるため、解読が困難となり、
ＲＯＭデータの保護が可能である。
ＯＭテストモード時に変更する一実施例について示した
図である。内蔵ＲＯＭＩの出力データは通常動作モード
信号４がイネーブルのとき出力データのビットの意味づ
けとＲＯＭデータバス８のビットの意味づけが対応する
ようにマルチプレクサ群７により選択される。ＲＯＭテ
ストモード信号５がイネーブルのときは出力データのビ
ットの意味づけとＲＯＭデータバス８のビットの意味づ
けが対応せず、内蔵ＲＯＭＩの出力値とＲＯＭデータバ
ス８上の値が一致しない。内蔵ＲＯＭコードのビットが
ランダムになって出力されるため、解読が困難となり、
ＲＯＭデータの保護が可能である。
第４図は本発明のＲＯＭデータのビットの意味づけをＲ
ＯＭアドレスの１ビツトに対応して変更する一実施例を
示した図である。通常動作モード信号４がイネーブルの
ときＲＯＭ出力データのビット意味づけとＲＯＭデータ
バス８０ビツトの意味づけが対応するようなＲＯＭ出力
データＣ１ｌが選択され通常動作が行なえる。ＲＯＭテ
ストモード信号５がイネーブルのときはＲＯＭ出力デー
タのビット意味づけとＲＯＭデータバス８のビットの意
味づけが対応しないＲＯＭ出力データＡ９かＲＯＭ出力
データＢＩＯが、ＲＯＭアドレスバス１２の値に依存し
て選択される。ＲＯＭアドレスバス１２の値はインバー
タ回路１４を介して、マルチプレクサ１３に入力され、
ＲＯＭアドレスバス１２の値が選択信号となってＲＯＭ
出力データ八〇へいはＲＯＭ出力データＢＩＯが選び出
される。本発明の選択方法を第３図のマルチプレクサ群
７と置き換えることにより、ＲＯＭアドレスバスによる
、ＲＯＭテストモード時のＲＯＭデータバスの意味づけ
変更ができ、内蔵ＲＯＭを保護することができる。
ＯＭアドレスの１ビツトに対応して変更する一実施例を
示した図である。通常動作モード信号４がイネーブルの
ときＲＯＭ出力データのビット意味づけとＲＯＭデータ
バス８０ビツトの意味づけが対応するようなＲＯＭ出力
データＣ１ｌが選択され通常動作が行なえる。ＲＯＭテ
ストモード信号５がイネーブルのときはＲＯＭ出力デー
タのビット意味づけとＲＯＭデータバス８のビットの意
味づけが対応しないＲＯＭ出力データＡ９かＲＯＭ出力
データＢＩＯが、ＲＯＭアドレスバス１２の値に依存し
て選択される。ＲＯＭアドレスバス１２の値はインバー
タ回路１４を介して、マルチプレクサ１３に入力され、
ＲＯＭアドレスバス１２の値が選択信号となってＲＯＭ
出力データ八〇へいはＲＯＭ出力データＢＩＯが選び出
される。本発明の選択方法を第３図のマルチプレクサ群
７と置き換えることにより、ＲＯＭアドレスバスによる
、ＲＯＭテストモード時のＲＯＭデータバスの意味づけ
変更ができ、内蔵ＲＯＭを保護することができる。
第５図は本発明のコンタクトマスクによりＲＯＭアドレ
ス或いはＲＯＭデータのビットの意味づけを変更する一
実施例を示した図である。ＲＯＭアドレス或いはＲＯＭ
データのバス１５と、マルチプレクサ１７のＲＯＭテス
トモード信号４で選択される入力ゲートの交点のいずれ
の場所にもコンタクト１６が配置できるようにレイアウ
トすることにより、入力ゲートを形成するマスクとバス
１５の配線を形成するマスクを接続するコンタクトマス
ク１枚で、バス１５上の値とマルチプレクサ１７を通過
して出力される値の意味づけが、ＲＯＭテストモード時
にコンタクト１６の位置を変更するだけで可能である。
ス或いはＲＯＭデータのビットの意味づけを変更する一
実施例を示した図である。ＲＯＭアドレス或いはＲＯＭ
データのバス１５と、マルチプレクサ１７のＲＯＭテス
トモード信号４で選択される入力ゲートの交点のいずれ
の場所にもコンタクト１６が配置できるようにレイアウ
トすることにより、入力ゲートを形成するマスクとバス
１５の配線を形成するマスクを接続するコンタクトマス
ク１枚で、バス１５上の値とマルチプレクサ１７を通過
して出力される値の意味づけが、ＲＯＭテストモード時
にコンタクト１６の位置を変更するだけで可能である。
ＲＯＭ毎にコンタクトの位置を変えることができ、ＲＯ
Ｍ品種毎の保護が可能である。
Ｍ品種毎の保護が可能である。
発明の効果
以上のように本発明によれば、ＲＯＭデータの解読を簡
単に防ぐことができ、データの保護が可能である。
単に防ぐことができ、データの保護が可能である。
第１図は第１の発明の詳細な説明するブロック図、第２
図はデータ関係図、第３図、第４図。 第５図はそれぞれ第２の発明、第３の発明、第４の発明
の詳細な説明するブロック図である。 １・・・・・・内ｉ１ＲＯＭ、２・・・・・・ＲＯＭア
ドレスデコーダ、３．７．１３．１７・・・・・・マル
チプレクサ、４・・・・・・通常動作モード信号、５・
・・・・・ＲＯＭテスｌ−１１−−ド信！−，６，１２
・・・・・・ＲＯＭアドレスバス、８・・・・・・ＲＯ
Ｍデータバス、９，１０．１１・・・−・ＲＯＭ出力デ
ータ、１４・・・・・・インバータ回路、〕５・・・・
・・ＲＯＭアドレスバスまたはＲＯＭデータバス、１６
・・・・・・コンタクト。
図はデータ関係図、第３図、第４図。 第５図はそれぞれ第２の発明、第３の発明、第４の発明
の詳細な説明するブロック図である。 １・・・・・・内ｉ１ＲＯＭ、２・・・・・・ＲＯＭア
ドレスデコーダ、３．７．１３．１７・・・・・・マル
チプレクサ、４・・・・・・通常動作モード信号、５・
・・・・・ＲＯＭテスｌ−１１−−ド信！−，６，１２
・・・・・・ＲＯＭアドレスバス、８・・・・・・ＲＯ
Ｍデータバス、９，１０．１１・・・−・ＲＯＭ出力デ
ータ、１４・・・・・・インバータ回路、〕５・・・・
・・ＲＯＭアドレスバスまたはＲＯＭデータバス、１６
・・・・・・コンタクト。
Claims (3)
- （１）マイクロコンピュータに於いて、通常動作モード
で使用するときは、ＲＯＭアドレスバスのビットの意味
づけと内蔵ＲＯＭアドレスデコーダに入力されるアドレ
スの意味づけが同じで、ＲＯＭアドレスバス上の値と内
蔵ＲＯＭアドレスデコーダに入力されるＲＯＭアドレス
値が一致し、ＲＯＭアドレスバス上の値に対応するＲＯ
Ｍデータが出力され、ＲＯＭテストモードでは、ＲＯＭ
アドレスバスのビットの意味づけと内蔵ＲＯＭアドレス
デコーダに入力されるアドレスの意味づけが異なり、Ｒ
ＯＭアドレスバス上の値と内蔵ＲＯＭアドレスデコーダ
に入力されるＲＯＭアドレスが異なることにより、ＲＯ
Ｍアドレスバス上の値と対応しないＲＯＭデータを出力
することを特徴とするＲＯＭテスト方法。 - （２）マイクロコンピュータに於いて、通常動作モード
で使用するときは、ＲＯＭ出力データのビットの意味づ
けとＲＯＭデータバスのビットの意味づけが同じでＲＯ
Ｍ出力データ値とＲＯＭデータバス上の値が一致し、Ｒ
ＯＭテストモードではＲＯＭ出力データのビットの意味
づけとＲＯＭデータバスのビットの意味づけが異なり、
ＲＯＭ出力データ値と異なる値をＲＯＭデータバス上に
出力することを特徴とする請求項１記載のＲＯＭテスト
方法。 - （３）マイクロコンピュータに於いて、ＲＯＭテストモ
ードで、入力されたＲＯＭアドレス値に対応してＲＯＭ
出力データのビットの意味づけとＲＯＭデータバスの意
味づけが異なることを特徴とする請求項１記載のＲＯＭ
テスト方法。 （３）マイクロコンピュータに於いて、ＲＯＭテストモ
ード時のＲＯＭアドレスバスのビットの意味づけと内蔵
ＲＯＭアドレスデコーダに入力されるアドレスの意味づ
け、或いはＲＯＭ出力データのビットの意味づけとＲＯ
Ｍデータバスのビットの意味づけを、トランジスタのゲ
ートを形成する部分と、配線用金属を形成する部分を接
続するコンタクト用のマスク１枚で変更でき、ＲＯＭ品
種毎にビット対応を変更することを特徴とするＲＯＭテ
スト方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2025427A JPH03229338A (ja) | 1990-02-05 | 1990-02-05 | Ｒｏｍテスト方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2025427A JPH03229338A (ja) | 1990-02-05 | 1990-02-05 | Ｒｏｍテスト方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03229338A true JPH03229338A (ja) | 1991-10-11 |
Family
ID=12165669
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2025427A Pending JPH03229338A (ja) | 1990-02-05 | 1990-02-05 | Ｒｏｍテスト方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03229338A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100212265A1 (en) * | 2007-08-23 | 2010-08-26 | Junghans Joachim | Method and apparatus, in a bottling plant, for packing beverage bottles in cases with and without dividers and a method and apparatus for packing containers in cases with and without dividers |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5987546A (ja) * | 1982-11-12 | 1984-05-21 | Hitachi Yonezawa Denshi Kk | ソフトウエア保護方式 |
| JPS6011931A (ja) * | 1983-06-30 | 1985-01-22 | Fujitsu Ltd | ワンチツプマイクロコンピユ−タ |
| JPS6347831A (ja) * | 1986-08-15 | 1988-02-29 | Nec Corp | マイクロコンピユ−タ |
-
1990
- 1990-02-05 JP JP2025427A patent/JPH03229338A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5987546A (ja) * | 1982-11-12 | 1984-05-21 | Hitachi Yonezawa Denshi Kk | ソフトウエア保護方式 |
| JPS6011931A (ja) * | 1983-06-30 | 1985-01-22 | Fujitsu Ltd | ワンチツプマイクロコンピユ−タ |
| JPS6347831A (ja) * | 1986-08-15 | 1988-02-29 | Nec Corp | マイクロコンピユ−タ |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100212265A1 (en) * | 2007-08-23 | 2010-08-26 | Junghans Joachim | Method and apparatus, in a bottling plant, for packing beverage bottles in cases with and without dividers and a method and apparatus for packing containers in cases with and without dividers |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4905277A (en) | Method for enciphering and deciphering instructions in a microcomputer, and a microcomputer used for effecting same | |
| US5386469A (en) | Firmware encryption for microprocessor/microcomputer | |
| US4764959A (en) | Single-chip microcomputer with encryptable function on program memory | |
| KR960008543A (ko) | 프로그램 가능한 메모리 억세스 인터페이스형을 갖는 집적 회로 마이크로 프로세서와 이에 관련된 방법 | |
| JP2845433B2 (ja) | 集積回路装置 | |
| JPH0668740B2 (ja) | デ−タ処理装置におけるデ−タの秘密保護装置 | |
| JPH09106690A (ja) | コピー防止機能付きｒｏｍ | |
| JPS609235A (ja) | 選択呼出受信方法 | |
| JP3224946B2 (ja) | 半導体集積回路 | |
| KR970050868A (ko) | 병렬 crc 디코더 | |
| JPS59112341A (ja) | ソフトウエア機密漏洩防止方法 | |
| JPH04359320A (ja) | 電子機器 | |
| JP2563537Y2 (ja) | メモリのチップセレクト回路 | |
| JP3341772B1 (ja) | 半導体集積回路 | |
| JPS6313200A (ja) | 集積回路 | |
| JPH03257557A (ja) | マイクロコンピュータ | |
| JPH01288944A (ja) | Ｃｐｕ回路 | |
| JPH0353391A (ja) | マイクロコンピュータ | |
| JPH02209010A (ja) | タイミングパルス生成回路 | |
| JPS5958698A (ja) | 半導体集積記憶装置 | |
| JPH03116225A (ja) | 状態遷移回路 | |
| JPH04188247A (ja) | Ｐｒｏｍ内蔵マイコン | |
| JPH0476646A (ja) | マイクロプロセッサ | |
| JPH09167118A (ja) | マイクロコントローラ | |
| JPH04315231A (ja) | 評価用マイクロコンピュータ |