JPS5987546A - ソフトウエア保護方式 - Google Patents
ソフトウエア保護方式Info
- Publication number
- JPS5987546A JPS5987546A JP57197592A JP19759282A JPS5987546A JP S5987546 A JPS5987546 A JP S5987546A JP 57197592 A JP57197592 A JP 57197592A JP 19759282 A JP19759282 A JP 19759282A JP S5987546 A JPS5987546 A JP S5987546A
- Authority
- JP
- Japan
- Prior art keywords
- program
- bit information
- program word
- address signal
- specific bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computer Security & Cryptography (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Storage Device Security (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、ソフトウェア保護方式に関する。
マイクロコンピュータ等では、ＲＯＭ （リード・オン
リー・メモリ）に、そのソフトウェア（ファームウェア
）が書込まれている。このソフトウェアの内容は、その
読み出しにより、簡単に外部に取り出されコピーされて
しまうという問題を有する。
リー・メモリ）に、そのソフトウェア（ファームウェア
）が書込まれている。このソフトウェアの内容は、その
読み出しにより、簡単に外部に取り出されコピーされて
しまうという問題を有する。
この発明の目的は、簡単な回路の追加により、実現でき
るソフトウェア保護方式を提供することにある。
るソフトウェア保護方式を提供することにある。
この発明の他の目的は、以下の説明及び図面から明らか
になるであろう。
になるであろう。
以下、この発明を実施例とともに詳細に説明する。
図面には、この発明に従ったＲＯＭの読み出し方式の一
実施例のブロック図が示されている。
実施例のブロック図が示されている。
ＲＯＭは、特に制限されないが、ＤＯ−Ｄｌからなる１
バイトのプログラム語からなる所定のソフトウェアが書
込まれる。このソフトウェアを形成するにあたり、各プ
ログラム語において、その特定のビット情報、例えば、
ＤＯが論理１ならば他の特定のピント情報Ｄ１をそのま
まにし、上記ＤＯが論理ＯならばＤＩを反転させてＲＯ
Ｍに書込むものである。
バイトのプログラム語からなる所定のソフトウェアが書
込まれる。このソフトウェアを形成するにあたり、各プ
ログラム語において、その特定のビット情報、例えば、
ＤＯが論理１ならば他の特定のピント情報Ｄ１をそのま
まにし、上記ＤＯが論理ＯならばＤＩを反転させてＲＯ
Ｍに書込むものである。
また、令書込もうとするプログラム語の１つ前のアドレ
ス信号の特定のビット情報Ａｎが論理１ならばそのプロ
グラム語の他の特定のビット情報Ｄ７をそのままにし、
上記Ａｎが論理０ならばＤｌを反転させてＲＣＩＭに書
込むものである。
ス信号の特定のビット情報Ａｎが論理１ならばそのプロ
グラム語の他の特定のビット情報Ｄ７をそのままにし、
上記Ａｎが論理０ならばＤｌを反転させてＲＣＩＭに書
込むものである。
このような１つのソフトウェアを構成する各プログラム
語の変換は、上記一定の規則性を利用して簡単な変換プ
ログラムを通すことにより容易に作成できる。
語の変換は、上記一定の規則性を利用して簡単な変換プ
ログラムを通すことにより容易に作成できる。
そして、その読み出しにおいては、図面に示したような
、簡単な回路を付加するだけでよい。
、簡単な回路を付加するだけでよい。
ずなわら、Ｉ’２０Ｍの出方端子ＤＩには、並列形態に
された正相バスドライバと逆相バスドライバとが設けら
れ、その制御端子に出方端子Ｄｏの信号が印加される。
された正相バスドライバと逆相バスドライバとが設けら
れ、その制御端子に出方端子Ｄｏの信号が印加される。
この出方ＤＯが論理１ならば上記正相バスドライバが動
作し、逆相バスドライバが不動作にされる。また、上記
出力ＤＯが論理〇ならば上記逆相バスドライバが動作し
、正相バスドライバが不動作にされる。
作し、逆相バスドライバが不動作にされる。また、上記
出力ＤＯが論理〇ならば上記逆相バスドライバが動作し
、正相バスドライバが不動作にされる。
また、ＲＯＭの出方端子Ｄ１には、上記同様な並列形態
にされた正相バスドライバと逆相バスドライバとが設け
られ、その制御端子にＤ型フリップフロップＦＦの出力
Ｑが印加される。このＤ型フリップフロップＦＦのデー
タ久方端子りには、アドレス信号の特定のビット情報Ａ
ｎが印加される。そして、そのクロック端子ＣＫにはア
ドレスストローブ信号ｃｓが印加される。
にされた正相バスドライバと逆相バスドライバとが設け
られ、その制御端子にＤ型フリップフロップＦＦの出力
Ｑが印加される。このＤ型フリップフロップＦＦのデー
タ久方端子りには、アドレス信号の特定のビット情報Ａ
ｎが印加される。そして、そのクロック端子ＣＫにはア
ドレスストローブ信号ｃｓが印加される。
上記ＲＯＭの読み出し時におい′Ｃ１その読み出された
プログラム語の信号ＤＯが論理１ならば正相バスドライ
バが動作しで、他の特定のビット情報Ｄ１をそのままと
し、上記ＤＯが論理０ならば逆相バスドライバが動作し
て、Ｄｌを反転させてデータバスへ伝える。
プログラム語の信号ＤＯが論理１ならば正相バスドライ
バが動作しで、他の特定のビット情報Ｄ１をそのままと
し、上記ＤＯが論理０ならば逆相バスドライバが動作し
て、Ｄｌを反転させてデータバスへ伝える。
また、端子Ｄ７に設けられた正相バスドライバと逆相バ
スドライバには、Ｄ型フリップフロップＦＦを通してア
ドレス信号の特定のビット情報Ａｎが伝えられるので、
今読み出そうとするプログラム語の１つ前のアドレス信
号の特定のビット情報Ａｎが論理１ならば、その出力Ｑ
が論理１となって正相バスドライバを動作させるため、
他の特定のビット情報Ｄ７をそのままとし、上記Ａｎが
論理０ならば逆相バスドライバを動作させるため、Ｄｌ
を反転させてデータバスへ伝える。
スドライバには、Ｄ型フリップフロップＦＦを通してア
ドレス信号の特定のビット情報Ａｎが伝えられるので、
今読み出そうとするプログラム語の１つ前のアドレス信
号の特定のビット情報Ａｎが論理１ならば、その出力Ｑ
が論理１となって正相バスドライバを動作させるため、
他の特定のビット情報Ｄ７をそのままとし、上記Ａｎが
論理０ならば逆相バスドライバを動作させるため、Ｄｌ
を反転させてデータバスへ伝える。
このようにして、正規のプログラム語が順次読み出され
るものである。
るものである。
、上記読み出し回路を用いない場合には、特定のプログ
ラム語を構成しない意味不明なものとなってしまい、し
かも正規の一連のプログラム語及びアドレス信号がキー
信号を構成するため、特定のプログラム語を構成しない
意味不明な信号からの解読を不可能にするので、ソフト
ウェアの保護がなされる。
ラム語を構成しない意味不明なものとなってしまい、し
かも正規の一連のプログラム語及びアドレス信号がキー
信号を構成するため、特定のプログラム語を構成しない
意味不明な信号からの解読を不可能にするので、ソフト
ウェアの保護がなされる。
特に、上記読み出し回路を１チツプ半導体集積回路装置
で構成した場合には、その回路構成が外部から不明とな
るのでソフトウェアの保護のよりいっそうの強化を図る
ことができる。
で構成した場合には、その回路構成が外部から不明とな
るのでソフトウェアの保護のよりいっそうの強化を図る
ことができる。
この発明は、前記実施例に限定されない。
プログラム語の特定のピント情報を反転させるか否かに
用いるキー信号としての信号は、プログラム語又はアド
レス信号のいずれか一方のみを利用するものとしてもよ
い。また、その数及び組合せは種々の実施形態を採るこ
とが出来るものである。
用いるキー信号としての信号は、プログラム語又はアド
レス信号のいずれか一方のみを利用するものとしてもよ
い。また、その数及び組合せは種々の実施形態を採るこ
とが出来るものである。
この発明は、ソフトウェアの保護方式として広く利用す
ることができる。
ることができる。
【図面の簡単な説明】
図面は、この発明に従ったＲＯＭの読み出し方式の一実
施例を示すブロック図である。
施例を示すブロック図である。
Claims (1)
- 【特許請求の範囲】 １、メモリ装置に予めプログラムアドレス信号及び／又
はプログラム語の特定のビット情報に従っ°ζ、プログ
ラム語の他の特電のビット情報を反転させ゛ζ書込み、
その読み出しにおいて上記プログラムアドレス信号及び
／又はプログラム語の特定のビア）情報をキー信号とし
て、続み出しプログラム語の、ト記他の特定のビット情
報を元の状態にもどすようにしたことを特徴とするソフ
トウェア保の方式。 ２、ト記メモリ装νは、半導体リ ド・オンリー・メモ
リであり、上記プログラムアドレス信号は、書込み及び
睨み出すプログラム語より前の書込み又は睨み出しに用
いたアドレス信号であることを特徴とする特許請求の範
囲の範囲第１項記載のラフ１ウエア保緻方式。 ３、上記プログラムアドレス信号及び／又はプログラム
語の特定のビット情報をキー信号−として、読み出しプ
ログラム語の上記他の特定のビット情報を元の状態にも
どすための回路は、１チツプの半導体集積回路装置で構
成されるものであることを特徴とする特許請求の範囲の
範囲第１又は第２項記載のソフトウェア保護方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57197592A JPS5987546A (ja) | 1982-11-12 | 1982-11-12 | ソフトウエア保護方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57197592A JPS5987546A (ja) | 1982-11-12 | 1982-11-12 | ソフトウエア保護方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5987546A true JPS5987546A (ja) | 1984-05-21 |
Family
ID=16377043
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57197592A Pending JPS5987546A (ja) | 1982-11-12 | 1982-11-12 | ソフトウエア保護方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5987546A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0267656A (ja) * | 1988-09-01 | 1990-03-07 | Nec Ic Microcomput Syst Ltd | シングルチップマイクロコンピュータ |
| JPH03229338A (ja) * | 1990-02-05 | 1991-10-11 | Matsushita Electron Corp | Ｒｏｍテスト方法 |
| JPH04105846U (ja) * | 1991-02-21 | 1992-09-11 | 日立電子エンジニアリング株式会社 | 記録媒体カートリツジ収納体におけるカートリツジ誤方向挿入防止機構 |
| JPH0744375A (ja) * | 1993-07-29 | 1995-02-14 | Nec Corp | 暗号化データ処理装置 |
-
1982
- 1982-11-12 JP JP57197592A patent/JPS5987546A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0267656A (ja) * | 1988-09-01 | 1990-03-07 | Nec Ic Microcomput Syst Ltd | シングルチップマイクロコンピュータ |
| JPH03229338A (ja) * | 1990-02-05 | 1991-10-11 | Matsushita Electron Corp | Ｒｏｍテスト方法 |
| JPH04105846U (ja) * | 1991-02-21 | 1992-09-11 | 日立電子エンジニアリング株式会社 | 記録媒体カートリツジ収納体におけるカートリツジ誤方向挿入防止機構 |
| JPH0744375A (ja) * | 1993-07-29 | 1995-02-14 | Nec Corp | 暗号化データ処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59104800A (ja) | 画像メモリのパリテイ・チエツク方式 | |
| JPS6022774B2 (ja) | 入出力端子制御方式 | |
| JP2988426B2 (ja) | 記憶装置 | |
| SU1126957A1 (ru) | Устройство дл обработки прерываний | |
| JP2535833B2 (ja) | 集積回路 | |
| JPS6395550A (ja) | メモリ装置 | |
| SU1370766A1 (ru) | Устройство неординарной разовой коммутации | |
| JPH05128013A (ja) | パリテイ用メモリの内容表示方式 | |
| JPH03276346A (ja) | メモリカード | |
| JPH06243049A (ja) | パリティ制御回路 | |
| JPH04362752A (ja) | メモリのライトプロテクト回路 | |
| JPS6134795A (ja) | リ−ドオンリ−メモリ | |
| JPS63144496A (ja) | 記憶装置の書込み制御方式 | |
| JPH11161559A (ja) | パリティチェック機能付き記憶装置 | |
| JPH02176843A (ja) | Ｄｍａ制御装置 | |
| JPH01258054A (ja) | 記憶装置のアクセス制御方式 | |
| JPS62197847A (ja) | 半導体集積回路装置 | |
| JPH025186A (ja) | データ転送装置 | |
| JPH0528050A (ja) | メモリ−ｉｃカードのコピープロテクト方法及び回路 | |
| JPS59109950A (ja) | 制御記憶装置のエラ−処理方式 | |
| JPH01245345A (ja) | シングル・チップ・マイクロコンピュータ | |
| JPH08278919A (ja) | メモリーシステム | |
| JPH05314012A (ja) | メモリの書込保護方法 | |
| JP2002063079A (ja) | 情報書き込み方法 | |
| JPH02187843A (ja) | データ保持型メモリ装置 |