JPH03230230A - 内部異常検出装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［概要］ 複数のＬＳＩを搭載したプリント基板の内部異常検出方
式に関し、 異常箇所を判別して、早急に内部異常に対処することが
可能な内部異常検出方式を提供することを目的とし、 プリント基板内に複数のＬＳＩを有し、各ＬＳＩ内にア
ドレスバスに接続される複数のノ（ツクと、前記アドレ
スバスのパリティエラーを検出するノクリティチェック
回路と、該パリティチェック回路の出力が入力するとと
もに各バンクをそれぞれ起動させる各起動信号が入力す
る内部故障フラグを有する内部故障レジスタを備え、 前記バンクのうちの１つに対する起動信号により前記各
内部故障レジスタを同時に作動させるように構成した。

［産業上の利用分野］ 本発明は、複数のＬＳＩを搭載したプリント基板の内部
異常検出方式に関する。

複数のＬＳＩを有し、各ＬＳＩ内に複数のバンクを有す
るプリント基板においては、各ＬＳＩ内でパリティチェ
ックを行ない、パリティエラーを検出したときは、内部
故障フラグを立てて、以後そのＬＳＩへのアクセスを禁
止するようにしている。

しかしながら、故障箇所はＬＳＩ内部とプリント基板上
の２通りあり、プリント基板上で故障が発生した場合に
は各ＬＳＩで内部異常が検出される筈である。したがっ
て、故障箇所の判別を行なって、早急に内部故障に対処
することが望ましい。

［従来の技術］ 従来の内部異常検出方式としては、例えば第３図に示す
ようなものがある。

第３図において、１はＭＰＵ、２はプリント基板であり
、ＭＰＵＩとプリント基板２はアクセスモードバス３お
よびアドレスバス４により接続されている。

プリント基板２は複数のＬＳＩ５．６を有し、ＬＳＩ５
．６は複数のバンク７〜１０と、アクセスモートハス３
Ａ〜３Ｃおよびアドレスバス４Ａ〜４Ｃとのパリティチ
ェックを行なうパリティチェック回路１１〜１４と、内
部故障フラグＥＲＦＡ、ＥＲＦ−Ｂを有する内部故障レ
ジスタ１５゜１６と、スタート信号（起動信号）０〜４
の入力によりＬＳＩ識別信号によって選択されたスター
ト信号帆　１または２，３を出力するマルチプレクサ１
７．１８と、スターＩ・信号帆　１または２゜３が入力
し、そのａカが内部故障レジスタ１５゜１６に入力する
オア回路１９．２０を有している。

ＭＰＵＩから出力されるスタート信号０〜３は各バンク
７〜１０にアクセス起動をかける信号であり、スタート
信号０〜３のいずれかかアサートされたタイミングでア
クセスモードバス３およびアドレスバス４が有効となり
、アクセスモードおよびアドレスがパリティ付きでプリ
ント基板２に転送される。このとき、ＭＰＵＩはスター
ト信号０〜３のいずれかがアサートされたタイミングで
パリティをチエツクし、パリティエラーを検出したら、
アドレスパリティエラー信号ＡＤＰＥをプリント基板２
に送出する。

スタート信号Ｏ〜４はＬＳＩ５とＬＳＩ６の両方に供給
され、ＬＳＩ５においてはＬＳＩ識別信号によりマルチ
プレクサ１７からスタート信号０゜１が出力され、ＬＳ
Ｉ６においてはＬＳＩ識別信号によりマルチプレクサ１
８からスタート信号２゜３が出力される。スタート信号
０．１によりバンク７．８が動作し、スタート信号２，
３によりバンク９．１０が動作する。

また、スタート信号０，１はオア回路１９を介して内部
故障レジスタ１５にも入力し、パリティチェック回路１
１．１２でパリティエラーを検出したときは、内部故障
レジスタ１５は内部故障フラグＥＲＦ−Ａを立てる。こ
れにより、バンク７゜８か動作不可となる。同様にスタ
ート信号２．３はオア回路２０を介して内部故障レジス
タ１６にも入力し、パリティチェック回路１３．１４で
パリティエラーを検出したとき、内部故障レジスタ１６
は内部故障フラグＥＲＦ−Ｂを立てる。これにより、バ
ンク９．１０か動作不可となる。

Ｍ　Ｐ　Ｕ　１よりスタート信号０または１が８カされ
たとき、ＬＳＩ６のパリティチェック回路１３゜１４で
パリティエラーを検出しても、アクセスがないので内部
故障レジスタ１６は内部故障フラグＥＲＦ−Ｂを立てな
い。同様に、ＭＰＵＩよりスタート信号２または３が出
力されたとき、ＬＳＩ５のパリティチェック回路１１．
１２でパリティエラーを検出しても、アクセスがないの
で内部故障レジスタ１５は内部故障フラグＥＲＦ−Ａを
立てない。

［発明が解決しようとする課題］ ところで、パリティチェック回路１１−〜１４で検出さ
れる故障箇所はＬＳＩ５．６の内部とプリント基板２上
との２通りがあり、プリント基板２上で故障が発生した
場合には、ＬＳＩ５とＬＳＩ６で内部異常が検出される
筈である。

しかしながら、従来の内部異常検出方式にあっては、Ｌ
ＳＩ５ヘアクセスしたとき、プリント基板２上の故障が
発生したときは、パリティチェック回路１１．１２はパ
リティエラーを検出して、内部故障レジスタ１５は内部
故障フラグＥＲＦＡを立てるが、ＬＳＩ６ではパリティ
チェック回路１３．１４はパリティエラーを検出しても
ＬＳＩ６へはアクセスがないため、内部故障レジスタ１
６は内部故障フラグＥＲＦ−Ｂを立てないため、ＬＳＩ
６へのアクセスは禁止されず、ＬＳＩ６へのアクセスが
行なわれてしまう。その結果、早急に内部異常に対処す
ることができないという問題点があった。

本発明はこのような従来の問題点に鑑みてなされたもの
であって、異常箇所を判別して、早急に内部異常に対処
することが可能な内部異常検出方式を提供することを目
的としている。

［課題を解決するための手段］ 第１図は本発明の原理説明図である。

第１図において、２はシリンド基板、５，６はプリント
基板２内に設けられた複数のＬＳＩ、７〜１０は各ＬＳ
Ｉ５．６内に設けられアドレスバス４Ａ〜４Ｃに接続さ
れる複数のバンク、１２゜１４は前記アドレスバス４Ａ
〜４Ｃのパリティエラーを検出するパリティチェック回
路、１５，１６は該パリティチェック回路１２．１４の
出力が入力するとともに各バンク７〜１０をそれぞれ起
動させる各起動信号０〜４が入力する内部故障フラグＥ
ＲＦ−Ａ、ＥＲＦ−Ｂを有する内部故障レジスタである
。

［作用］ 本発明においては、起動信号０〜３のうちのいずれか１
つがバンク７〜１０のうちの１つを起動するとき、その
起動信号により各内部故障レジスタ１５．１６が同時に
作動する。

したがって、内部故障レジスタ１５．１６の内部故障フ
ラグＥＲＦ−Ａ、ＥＲＦ−Ｂのオン、オフにより、ＬＳ
Ｉ５の内部故障、ＬＳＩ６の内部故障、プリント基板２
上の故障または故障なしを判別することができる。

したがって、例えばＬ　Ｓ　Ｉ　、５へアクセスしたと
き、プリント基板２上に故障が発生し、その後ＬＳＩ６
にアクセスしたときは、すでにＬＳＩ５へのアクセスで
内部故障フラグＥＲＦ−Ｂが立ってアクセス禁止となっ
ているので、ＬＳＩ６へのアクセスを回避することがで
きる、 その結果、早急に内部故障に対処することが可能となる
。

［実施例］ 以下、本発明の実施例を図面に基づいて説明する。

第２図は本発明の一実施例を示す図である。

なお、従来例と同一構成部分については、同一番号を付
し、詳しい説明は省略する。

第２図において、ＬＳＩ５．６内にはスタート信号０〜
３が入力するオア回路１９Ａ、２ＯＡが設けられ、オア
回路１９Ａ、２ＯＡの出力は内部故障レジスタ１５．１
６に入力する。スタート信号０〜３はマルチプレクサ１
７．１８に入力し、マルチプレクサ１７はスタート信号
０を選択して、バンク７に出力し、また、スタート信号
１を選択してバンク９に出力し、一方、マルチプレクサ
１８はスタート信号２を選択して、バンク９に出力し、
またスタート信号３を選択して、バンク１０に出力する
。

今、ＭＰＵＩが例えばスタート信号０を出力すると、ス
タート信号０はＬＳＩ５．６にそれぞれ入力し、ＬＳＩ
５ではオア回路１９Ａを介して内部故障レジスタ１５に
入力するとともに、マルチプレクサ１７を経てバンク７
を駆動し、一方、ＬＳＩ６では、オア回路２ＯＡを介し
て内部故障レジスタ１６に入力するが、マルチプレクサ
１８では選択されず、バンク９，１０を駆動しない。

スタート信号Ｏによりアクセスモードバス３〜３Ｃから
アクセスモードが、アドレスバス４〜４Ｃよりアドレス
が、それぞれＬＳＩ５．６に入力し、ＬＳＩ５ではパリ
ティチェック回路１１．１２がパリティチェックを行な
い、パリティエラーを検出すると、パリティエラー信号
ＡＤＰＥ−Ａを内部故障レジスタ１５に出力し、内部故
障レジスタ１５は内部故障フラグＥＲＦ−Ａを立て、方
、ＬＳＩ６ではパリティチェック回路１３，１４がパリ
ティチェックを行ない、パリティエラーを検出すると、
パリティエラー信号ＡＤＰＥ−Ｂを内部故障レジスタ１
６に出力し、内部故障レジスタ１６は内部故障フラグＥ
ＲＩＢを立てる。

この場合には、ＭＰＵＩからのパリティエラー信号ＡＤ
ＰＥがないときは、故障の箇所はプリ刈・基板２上にあ
ると判別される。

また、内部故障レジスタ１５が内部故障フラグＥＲＦ−
Ａを立て、内部故障レジスタ１６が内部故障フラグＥＲ
Ｆ−Ｂを立てないときは、故障の箇所はＬＳＩ５にある
と判別される。

また、内部故障レジスタ１５が内部故障フラグＥＲＦ−
Ａを立てないで、内部故障レジスタ１６が内部故障フラ
グＥＲＦ−Ｂを立てるときは、故障の箇所はＬＳＩ６に
あると判別される。

また、内部故障レジスタ１５が内部故障フラグＥＲＦ−
Ａを立てないで、内部故障レジスタ１６も内部故障フラ
グＥＲＦ−Ｂを立てないときは、故障の発生はないと判
別される。

なお、ＭＰＵ１がパリティエラー信号ＡＤＰＥを出力す
るとき、故障の箇所はアドレスバス４またはアクセスモ
ードバス３である。

したがって、ＬＳＩ５にアクセスしたときプリント基板
２上に故障が発生して、その後ＬＳＩ６にアクセスした
ときは、すでにＬＳＩ５へのアクセスで内部故障レジス
タ１６の内部故障フラグＥＲＦ−Ｂが立ち、アクセス禁
止になっているので、ＬＳＩ６に対するアクセスを回避
することができる。このような場合には早急に内部異常
に対処することが可能となる。

［発明の効果］ 以上説明してきたように、バンクのうちのいずれか１つ
に対するアクセスにより、そのバンク以外の他のＬＳＩ
では内部故障を判別することができるので、 早急に内部異常に対処することが可能 となる。

【図面の簡単な説明】

第１図は本発明の原理説明図、 第２図は本発明の一実施例を示す図、 第３図は従来例を示す図である。 図中、 １・・・ＭＰＵ。 ２・・・プリント基板、 ３．３Ａ〜３Ｃ・・・アクセスモードバス・、４．４Ａ
〜４Ｃ・・・アドレスバス、 ５．６・・・ＬＳＩ。 ７〜１０・・・バンク、 １１〜１４・・・パリティチェック回路、１５．１６・
・・内部故障レジスタ、 １７．１８・・・マルチプレクサ、 １９Ａ、２ＯＡ・・・オア回路。

Claims (1)

1. 【特許請求の範囲】 プリント基板（２）内に複数のＬＳＩ（５）、（６）を
   有し、各ＬＳＩ（５）、（６）内にアドレスバス（４Ａ
   〜４Ｃ）に接続される複数のバンク（７〜１０）と、前
   記アドレスバス（４Ａ〜４Ｃ）のパリテイエラーを検出
   するパリテイチェック回路（１２）、（１４）と、該パ
   リテイチェック回路（１２）、（１４）の出力が入力す
   るとともに各バンク（７〜１０）をそれぞれ起動させる
   各起動信号（０〜３）が入力する内部故障フラグ（ＥＲ
   Ｆ−Ａ）、（ＥＲＦ−Ｂ）を有する内部故障レジスタ（
   １５）、（１６）を備え、 前記バンク（７〜１０）のうちの１つに対する起動信号
   （０〜３）により前記各内部故障レジスタ（１５）、（
   １６）を同時に作動させるようにしたことを特徴とする
   内部異常検出方式。