JPH03230241A - Ｐｒｏｍの逆実装検出方法 - Google Patents
Ｐｒｏｍの逆実装検出方法Info
- Publication number
- JPH03230241A JPH03230241A JP2026422A JP2642290A JPH03230241A JP H03230241 A JPH03230241 A JP H03230241A JP 2026422 A JP2026422 A JP 2026422A JP 2642290 A JP2642290 A JP 2642290A JP H03230241 A JPH03230241 A JP H03230241A
- Authority
- JP
- Japan
- Prior art keywords
- socket
- prom
- terminal
- impedance
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title description 3
- 238000001514 detection method Methods 0.000 claims description 22
- 101000604097 Xenopus laevis Homeobox protein notochord Proteins 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 6
- 230000003071 parasitic effect Effects 0.000 description 2
- 241000218916 Cycas Species 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
- G11C29/50008—Marginal testing, e.g. race, voltage or current testing of impedance
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/44—Indication or identification of errors, e.g. for repair
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/48—Arrangements in static stores specially adapted for testing by means external to the store, e.g. using direct memory access [DMA] or using auxiliary access paths
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Read Only Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分ツＦ］
この発明は、Ｐ ＲＯＭをソケットに実装する場合に、
ＰＲＯＭの逆実装を電気的に検出する方法についてのも
のである。
ＰＲＯＭの逆実装を電気的に検出する方法についてのも
のである。
［従来の技術］
次に、従来技術によるＩ）ＲＯＭの逆実装検出方法を第
４図により説明する。
４図により説明する。
第４図の２はソケット、６は検出回路、７は判定手段で
ある。
ある。
ソケット２にＦ ＲＯＭを実装する。第４図では、ソケ
ット２の端子２Ｄに検出回路６を接続してぃ次に、第１
１し１のソクッＩ・２と検出回路６の関１系を第５図に
より説明する。
ット２の端子２Ｄに検出回路６を接続してぃ次に、第１
１し１のソクッＩ・２と検出回路６の関１系を第５図に
より説明する。
第５図の５はｌ’ Ｉ（、ＯＩＶＩ テあり、５Ｆはビ
ン５Ｃとビン５Ｄの間に接続されているインピーダンス
である。第５図ては、インピーダンス５Ｆとして寄生タ
イオードか例示されている。
ン５Ｃとビン５Ｄの間に接続されているインピーダンス
である。第５図ては、インピーダンス５Ｆとして寄生タ
イオードか例示されている。
ソケット２の接地端子２Ｃにはビン５Ｃが挿入され、端
子２Ｄにはビン５））が挿入される。
子２Ｄにはビン５））が挿入される。
第５図のように、ソケット２の端子２Ｄに検出回路６を
接続する。
接続する。
検出回路６の比１２ ｉ！ｉ： ６Δの入力端子６Ｂに
は基・（１，電圧か加えられ、入力端ｊ’ ＯＣにはソ
ケット２の出力電圧と一５Ｖか加えられ、比較結果か判
定手段７に送られる。
は基・（１，電圧か加えられ、入力端ｊ’ ＯＣにはソ
ケット２の出力電圧と一５Ｖか加えられ、比較結果か判
定手段７に送られる。
なお、第５図の回路［イ１は、実開昭０３−３Ｇ９９８
号公報の第２図にも記載されている。
号公報の第２図にも記載されている。
次に、第４図の判定手段７のフローチャートを第６図に
より説明する。
より説明する。
第６図は、Ｉ’ ｒｊ ＯＭ ５の実装状態を判定する
フローチャーＩ〜である。
フローチャーＩ〜である。
ステップ８ては、ソケット２にＩ） ＲＯＭ ５が実装
されているかどうかを判定する。この場合、検出回路６
０基べ（電圧か・１■であり、端子２Ｄの電圧か一４Ｖ
以下の場合は未実装と判定し、それ以外は実装と判定す
る。
されているかどうかを判定する。この場合、検出回路６
０基べ（電圧か・１■であり、端子２Ｄの電圧か一４Ｖ
以下の場合は未実装と判定し、それ以外は実装と判定す
る。
ステップ９では、ｌ’ ｎ ＯＭ ５が逆実装であるか
どうかを判定する。この場合、検出回路６の基準電圧が
一１■であり、端子２Ｄの電圧が−ＩＶ以下の場合は逆
実装と判定し、それ以外は正常実装と判定する。
どうかを判定する。この場合、検出回路６の基準電圧が
一１■であり、端子２Ｄの電圧が−ＩＶ以下の場合は逆
実装と判定し、それ以外は正常実装と判定する。
［発明か解決しようとする課題］
第６図ては、４■と−ＩＶの２つの基準電圧を設定し、
Ｐ ＲＯＭ ５の実装状態か未実装か、逆実装か、正常
実装かを判定しているので、インピーダンスが違うＰＲ
ＯＭ５の実装状態を判定てきないという問題点がある。
Ｐ ＲＯＭ ５の実装状態か未実装か、逆実装か、正常
実装かを判定しているので、インピーダンスが違うＰＲ
ＯＭ５の実装状態を判定てきないという問題点がある。
この発明は、第４図のソケット２にインピーダンス切換
回路を追加し、インピーダンスが違うＰＲＯＭ５の実装
状態を判定できるようにするＰＲＯｒＶｌ ５の逆実装
検出方法の提供を目的とする。
回路を追加し、インピーダンスが違うＰＲＯＭ５の実装
状態を判定できるようにするＰＲＯｒＶｌ ５の逆実装
検出方法の提供を目的とする。
１課題を解決するためのｐ段］
二のＩＩ的を達成するために、この発明では、スイッチ
１Ａて構成されるインピーダンス切換回路１と、電源ピ
ン５Ａと１．１ｆ定ビン５Ｂとの間に第１のインピーダ
ンス５Ｄが接続され、特定ビン５Ｂと接地ビン５Ｃ間に
第２のインピーダンス５Ｅか接続されているＦ’ ＲＯ
Ｍ ５と、電源端子２Ａにインピーダンス切換回路１の
出力と電源ビン５Ａが接続され、特定ピン５ ［３か１
．ν室端子２Ｂに接続さｌし、接地ビン５Ｃか接地端子
２Ｃに接続されるソケット２と、ソケッ１−２の１、テ
定端子２Ｂの出力を人力とし、特定端７−２Ｂの電圧を
検出する検出回路３と、検出回路３の出力を人力とする
判定手段４とを（４Ｂえ、スイッチＩＡかオフのときの
ソケッ１−２の特定端子２Ｂの出力電圧をＸとし、スイ
ッチＩＡがオンのときの特定端子２Ｂの出力電圧をＹと
し、Ｘ＝ＹのときはＩ” Ｉ’ｊ ＯＭ ５がソケット
２に正常に実装されていると判定し、Ｘ≠ＹのときはＰ
ｒ（ＯＭ ５がソケッｌ−２に逆実装されていると判
定する。
１Ａて構成されるインピーダンス切換回路１と、電源ピ
ン５Ａと１．１ｆ定ビン５Ｂとの間に第１のインピーダ
ンス５Ｄが接続され、特定ビン５Ｂと接地ビン５Ｃ間に
第２のインピーダンス５Ｅか接続されているＦ’ ＲＯ
Ｍ ５と、電源端子２Ａにインピーダンス切換回路１の
出力と電源ビン５Ａが接続され、特定ピン５ ［３か１
．ν室端子２Ｂに接続さｌし、接地ビン５Ｃか接地端子
２Ｃに接続されるソケット２と、ソケッ１−２の１、テ
定端子２Ｂの出力を人力とし、特定端７−２Ｂの電圧を
検出する検出回路３と、検出回路３の出力を人力とする
判定手段４とを（４Ｂえ、スイッチＩＡかオフのときの
ソケッ１−２の特定端子２Ｂの出力電圧をＸとし、スイ
ッチＩＡがオンのときの特定端子２Ｂの出力電圧をＹと
し、Ｘ＝ＹのときはＩ” Ｉ’ｊ ＯＭ ５がソケット
２に正常に実装されていると判定し、Ｘ≠ＹのときはＰ
ｒ（ＯＭ ５がソケッｌ−２に逆実装されていると判
定する。
次に、この発明によるｌ） Ｉｔ ＯＭの逆実装検出方
法の構成を第１国に３１９説明する。
法の構成を第１国に３１９説明する。
第１図の１はインピーダンス切換回路、２はソケッｌ−
１３は検出回路、４は判定手段である。
１３は検出回路、４は判定手段である。
第１図は第４図にインピーダンス切換回路１を追加した
ものであり、ソケット２にＰＲＯＭ５を実装する。
ものであり、ソケット２にＰＲＯＭ５を実装する。
［作用］
次に、第１図のインピーダンス切換回路１、ソケット２
及び検出回路３の実施例の回路図を第２図により説明す
る。
及び検出回路３の実施例の回路図を第２図により説明す
る。
第２図の５はＰ ｆｌ ＯＭてあり、電源ビン５Ａと特
定ピン５Ｂとの間にインピーダンス５Ｄが接続され、特
定ピン５Ｂと接地ビン５Ｃ間にインピーダンス５Ｅが接
続されている。インピーダンス５Ｄ・５Ｅにはそれぞれ
寄生タイオードが例示されている。
定ピン５Ｂとの間にインピーダンス５Ｄが接続され、特
定ピン５Ｂと接地ビン５Ｃ間にインピーダンス５Ｅが接
続されている。インピーダンス５Ｄ・５Ｅにはそれぞれ
寄生タイオードが例示されている。
ソテツｔ−２の電源端子２Ａにインピーダンス切換回路
１の出力とＰ １１．０ Ｍ Ｓの電源ピン５Ａか接枕
され、特定ピン５Ｂが特定端子２Ｂに接続され、接地ピ
ン５Ｃが接地端−ｆ２Ｃ：に接続される。
１の出力とＰ １１．０ Ｍ Ｓの電源ピン５Ａか接枕
され、特定ピン５Ｂが特定端子２Ｂに接続され、接地ピ
ン５Ｃが接地端−ｆ２Ｃ：に接続される。
検出回路３には、ソケット２の特定端子２Ｂの出力電圧
が供給される。
が供給される。
検出回路３の人力には、−５Ｖが接続されており、ソケ
ット２の特定ピン２［（の電圧値をＡ／Ｄ変換器３Ａ″
′ｃＡ、／Ｄ変換し、判定手段４に送る。
ット２の特定ピン２［（の電圧値をＡ／Ｄ変換器３Ａ″
′ｃＡ、／Ｄ変換し、判定手段４に送る。
インピーダンス切換回路１のＩＡは、スイッチである。
次に、第１図のフローチーｖ−ｔ−を第３図により説明
する。
する。
ソケッ１〜２にＰ ＲＯＭ ５が正常実装された場合を
説明する。
説明する。
ステップ１１では、スイッチＩＡをオフにする。
特定端子２Ｂにはインピータ〉・ス５Ｅの電圧が現れる
。
。
ステップ１．２では、ステップ１１で特定端子２Ｂに現
れた電圧Ｘを判定手段４の記憶部に記憶する。
れた電圧Ｘを判定手段４の記憶部に記憶する。
ステップ１３では、スイッチＩＡをオンにする。
特定端子２Ｂにはインピータ〉・ス５Ｅの電圧が現れる
。
。
ステップ１４では、ステップ１３て特定端子２Ｂに現れ
た電圧Ｙを′１〕１定手段４の記憶部に記憶する。
た電圧Ｙを′１〕１定手段４の記憶部に記憶する。
ステップ１５では、判定ト段４でＸ−Ｙがどうかを判定
する。ＸとＹは同じインピーダンス２Ｄの電圧値なので
、ＰＲＯＭ５が正常にソケット２に実装されていると判
定する。
する。ＸとＹは同じインピーダンス２Ｄの電圧値なので
、ＰＲＯＭ５が正常にソケット２に実装されていると判
定する。
次に、ソケット２にＰ Ｉ’ｌ ＯＭ ５が逆実装され
た場合を説明する。
た場合を説明する。
ソケット２にＩ） ＲＯＭ ５が逆実装された場合、ソ
ケット２の特定端子２ＢにはＦＲＯＭ５の特定ピン・５
Ｂ以外が接続され、電源端子２Ａには接地ピン２Ｃが接
続され、接地端子２ｃには電源ピン５Ａが接続される。
ケット２の特定端子２ＢにはＦＲＯＭ５の特定ピン・５
Ｂ以外が接続され、電源端子２Ａには接地ピン２Ｃが接
続され、接地端子２ｃには電源ピン５Ａが接続される。
ステップ１１では、スイッチＩＡをオフにする。
特定端子２Ｂにはインピーダンス５Ｄ・５Ｅに関係ない
電圧が取り出される。
電圧が取り出される。
ステップ１２では、ステップ１１て特定端子２■３に現
れた電圧Ｘを判定二「段４の記憶部に記憶する６ ステップ１３では、スイッチＩＡをオンにする。
れた電圧Ｘを判定二「段４の記憶部に記憶する６ ステップ１３では、スイッチＩＡをオンにする。
特定端子２Ｂにはインピーダンス５Ｅの電圧が取り出さ
れる。
れる。
ステップ１４では、ステップ１３で特定端子２Ｂに現れ
た電圧Ｙを判定手段４の記憶部に記憶する。
た電圧Ｙを判定手段４の記憶部に記憶する。
ステップ１５では、判定手段４でＸ＝Ｙかどうかを判定
する。χはインピーダンス５Ｄ・５Ｅには関係ない電圧
であり、・Ｙはインピーダンス５Ｄの電圧なので、Ｘ≠
Ｙであり、逆実装と判定されるや ［発明の効果］ この発明によれば、ソケットの電源端子にインピーダン
ス切換回路を接続し、インピーダンス切換回路内のスイ
ッチがオフのときのソケットの特定端子の出力電圧をＸ
とし、ス、イツチがオンのときのソケットの特定端子の
電圧をＹとし、Ｘ＝ＹのときはＦＲＯＭが正常にソケッ
トに挿入されていると判定し、Ｘ ＝＃ ｙのときはＦ
ＲＯＭが逆にソケットに挿入されていると判定するの
で、インピーダンスが違う場合でも、Ｉ） Ｉｔ ＯＭ
の実装状態を判定することができる。
する。χはインピーダンス５Ｄ・５Ｅには関係ない電圧
であり、・Ｙはインピーダンス５Ｄの電圧なので、Ｘ≠
Ｙであり、逆実装と判定されるや ［発明の効果］ この発明によれば、ソケットの電源端子にインピーダン
ス切換回路を接続し、インピーダンス切換回路内のスイ
ッチがオフのときのソケットの特定端子の出力電圧をＸ
とし、ス、イツチがオンのときのソケットの特定端子の
電圧をＹとし、Ｘ＝ＹのときはＦＲＯＭが正常にソケッ
トに挿入されていると判定し、Ｘ ＝＃ ｙのときはＦ
ＲＯＭが逆にソケットに挿入されていると判定するの
で、インピーダンスが違う場合でも、Ｉ） Ｉｔ ＯＭ
の実装状態を判定することができる。
第１図はこの発明によるＰＲＯＭの逆実装検出方法の構
成図、第２図は第１図のインピーダンス切換口ｌ？８１
、ンケッ１−２及び検出回路３の実施例の回路図、第３
図は第１図のフローチャート、第４図は従来技術による
Ｐ Ｉｔ ＯＭの逆実装検出方法の構成図、第５図は第
４図のソケット２と検出回路６の説明図、第６図は第４
図の判定手段７のフローチャー）・である。 １・・・・・・インピーダンス切換回路、ＩＡ・・・・
・・スイッチ、′２・・・・・・ソケット、２Ａ・・・
・・・電源端子、２Ｂ・・・・・・特定端子、２Ｃ・・
・・・・接地端子、３・・・・・・検出回路、４・・・
・・・・判定手段、５・・・・・・ＰＲＯＭ、５Ａ・・
・・・・電源ピン、５Ｂ・・・・・・特定ピン、５Ｃ・
・・・・・接地ピン、５Ｄ・５Ｅ・・・・・・インピー
ダンス。
成図、第２図は第１図のインピーダンス切換口ｌ？８１
、ンケッ１−２及び検出回路３の実施例の回路図、第３
図は第１図のフローチャート、第４図は従来技術による
Ｐ Ｉｔ ＯＭの逆実装検出方法の構成図、第５図は第
４図のソケット２と検出回路６の説明図、第６図は第４
図の判定手段７のフローチャー）・である。 １・・・・・・インピーダンス切換回路、ＩＡ・・・・
・・スイッチ、′２・・・・・・ソケット、２Ａ・・・
・・・電源端子、２Ｂ・・・・・・特定端子、２Ｃ・・
・・・・接地端子、３・・・・・・検出回路、４・・・
・・・・判定手段、５・・・・・・ＰＲＯＭ、５Ａ・・
・・・・電源ピン、５Ｂ・・・・・・特定ピン、５Ｃ・
・・・・・接地ピン、５Ｄ・５Ｅ・・・・・・インピー
ダンス。
Claims (1)
- 【特許請求の範囲】 １、スイッチ（１Ａ）で構成されるインピーダンス切換
回路（１）と、 電源ピン（５Ａ）と特定ピン（５Ｂ）との間に第１のイ
ンピーダンス（５Ｄ）が接続され、特定ピン（５Ｂ）と
接地ピン（５Ｃ）間に第２のインピーダンス（５Ｅ）が
接続されているＰＲＯＭ（５）と、電源端子（２Ａ）に
インピーダンス切換回路（１）の出力とＰＲＯＭ（５）
の電源ピン（５Ａ）が接続され、特定ピン（５Ｂ）が特
定端子（２Ｂ）に接続され、接地ピン（５Ｃ）が接地端
子（２Ｃ）に接続されるソケット（２）と、 ソケット（２）の特定端子（２Ｂ）の出力を入力とし、
特定端子（２Ｂ）の電圧を検出する検出回路（３）と、 検出回路（３）の出力を入力とする判定手段（４）とを
備え、 スイツチ（１Ａ）がオフのときのソケツト（２）の特定
端子（２Ｂ）の出力電圧をＸとし、スイッチ（１Ａ）が
オンのときの特定端子（２Ｂ）の出力電圧をＹとし、Ｘ
＝ＹのときはＰＲＯＭ（５）がソケット（２）に正常に
実装されていると判定し、Ｘ≠ＹのときはＰＲＯＭ（５
）がソケット（２）に逆実装されていると判定すること
を特徴とするＰＲＯＭの逆実装検出方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2026422A JPH03230241A (ja) | 1990-02-06 | 1990-02-06 | Ｐｒｏｍの逆実装検出方法 |
| US07/646,097 US5157328A (en) | 1990-02-06 | 1991-01-25 | System for and method of detecting reverse packaging of PROM |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2026422A JPH03230241A (ja) | 1990-02-06 | 1990-02-06 | Ｐｒｏｍの逆実装検出方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03230241A true JPH03230241A (ja) | 1991-10-14 |
Family
ID=12193090
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2026422A Pending JPH03230241A (ja) | 1990-02-06 | 1990-02-06 | Ｐｒｏｍの逆実装検出方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5157328A (ja) |
| JP (1) | JPH03230241A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5289118A (en) * | 1991-02-01 | 1994-02-22 | Data I/O Corporation | Programmer/tester with electronically switched bypass capacitor |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3356945A (en) * | 1962-04-17 | 1967-12-05 | American Electronic Lab | Method and apparatus for testing a transistor and selecting and identifying the unknown leads thereof |
| US3676767A (en) * | 1969-07-25 | 1972-07-11 | Gen Aviat Electronics Inc | Device for automatically identifying unknown transistors |
| DE2840981C2 (de) * | 1977-10-08 | 1984-03-29 | Tokyo Electric Co., Ltd., Tokyo | Speichereinsatz für elektronische Registrierkassen und Datenverarbeitungseinheiten |
| GB8428405D0 (en) * | 1984-11-09 | 1984-12-19 | Membrain Ltd | Automatic test equipment |
| US4864219A (en) * | 1987-03-19 | 1989-09-05 | Genrad, Inc. | Method and apparatus for verifying proper placement of integrated circuits on circuit boards |
-
1990
- 1990-02-06 JP JP2026422A patent/JPH03230241A/ja active Pending
-
1991
- 1991-01-25 US US07/646,097 patent/US5157328A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5157328A (en) | 1992-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5424710A (en) | Power coupler for coupling power from a transmission line to a node thereon | |
| US20030117816A1 (en) | Parallel DC-to-AC power inverter system with current sharing technique and method thereof | |
| US4575643A (en) | Full-wave rectifier circuit | |
| JPH03230241A (ja) | Ｐｒｏｍの逆実装検出方法 | |
| JPS62174814A (ja) | 安定化電源回路 | |
| EP1047187A2 (en) | Pre-amplifier circuit | |
| JP2001185960A (ja) | 増幅器 | |
| US5233602A (en) | Switching system for computers with 2-bit condition-representing signals | |
| JP3193799B2 (ja) | 通信端末装置 | |
| JPS5921533Y2 (ja) | 車載用音響機器 | |
| US12392806B2 (en) | Electronic device and controlling method thereof | |
| JPH012271A (ja) | ケ−ブル接続監視回路 | |
| JP2528478B2 (ja) | ノイズフィルタ回路 | |
| JP3405276B2 (ja) | 電源装置 | |
| JPH01218210A (ja) | ダイオードスイッチ回路 | |
| KR200159809Y1 (ko) | 전원 안정화회로를 위한 워밍업회로 | |
| JP3353866B2 (ja) | メモリ制御装置 | |
| JP2001218373A (ja) | 電池逆差し検知回路 | |
| JPS63101770A (ja) | 半導体電力回路の無負荷検出回路 | |
| JPH01149506A (ja) | デカツプリング回路 | |
| JPH0365828A (ja) | リセット装置 | |
| JPH02168718A (ja) | ダイオードスイッチ回路 | |
| JPH0774794A (ja) | 加入者回路制御システム | |
| KR19990055992A (ko) | 가입자 전송장치에서 이중화된 유니트 절체시 상대유니트탈장 인식회로 | |
| JPH08149705A (ja) | 電子機器類の電源供給回路 |