JPH03230597A - 半導体装置の実装構造 - Google Patents
半導体装置の実装構造Info
- Publication number
- JPH03230597A JPH03230597A JP2026590A JP2659090A JPH03230597A JP H03230597 A JPH03230597 A JP H03230597A JP 2026590 A JP2026590 A JP 2026590A JP 2659090 A JP2659090 A JP 2659090A JP H03230597 A JPH03230597 A JP H03230597A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- board
- mounting structure
- present
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in printed circuit boards [PCB], e.g. insert-mounted components [IMC]
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Supply And Installment Of Electrical Components (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は半導体装置の高密度実装構造に関するもので
ある。
ある。
第4図は従来の半導体装置の実装状態を示す斜視図であ
る。図において、(1)は半導体装置、(2)は基板で
ある。基板(2)の表(8)および基板(2)の内部(
多層基板の場合)に導電物により配線および半導体付着
面を形成し、その基板(2)の表向に半導体装置(1)
を多数半田などにより装着し第5図のように多段に積層
して高密度実装していた。
る。図において、(1)は半導体装置、(2)は基板で
ある。基板(2)の表(8)および基板(2)の内部(
多層基板の場合)に導電物により配線および半導体付着
面を形成し、その基板(2)の表向に半導体装置(1)
を多数半田などにより装着し第5図のように多段に積層
して高密度実装していた。
従来の半導体装置の実装構造は以上のように構成すれて
いたので、基板の面積に左右され実装密度を上げるには
基板面積の増大するという問題点があり、半導体装置の
集積度は日々向上しており、実装密度も向上させる必要
があった。
いたので、基板の面積に左右され実装密度を上げるには
基板面積の増大するという問題点があり、半導体装置の
集積度は日々向上しており、実装密度も向上させる必要
があった。
この発明は上記のような問題点を解消するためにな1れ
たもので、基板に穴を設けこの穴に半導体装置を埋めこ
むことによって実装密度の向上を図ることを目的とする
。
たもので、基板に穴を設けこの穴に半導体装置を埋めこ
むことによって実装密度の向上を図ることを目的とする
。
この発明に係る半導体装置の実装構造は、基板に穴を設
け、この穴に半導体装置を埋めこむように実装するよう
にしたものである。
け、この穴に半導体装置を埋めこむように実装するよう
にしたものである。
この発明における半導体装置の実装構造は、基板に穴を
設けこの穴に半導体装置を埋めこむように実装したので
、実装密度を高密度化できる。
設けこの穴に半導体装置を埋めこむように実装したので
、実装密度を高密度化できる。
以下、この発明の一実施例を図について説明する。第1
図において、(8)は追加される配線層、(4)は従来
基板の配線層である。
図において、(8)は追加される配線層、(4)は従来
基板の配線層である。
半導体装置(1)を埋め込むことにより、基板配線層(
2)に配線層(8)が2層追加されるので、基板は多層
配線化し、基本単位表囲積に対し、基板配線密度が向上
する。従って、半導体装置(1)を密着して実装できる
ようになり、実装密度が向上する。
2)に配線層(8)が2層追加されるので、基板は多層
配線化し、基本単位表囲積に対し、基板配線密度が向上
する。従って、半導体装置(1)を密着して実装できる
ようになり、実装密度が向上する。
さらにこの発明と従来実装状態、第2図と第5図を比較
すると理解しやすい。(7)の従来の厚さと(8)の本
実施例の厚さが等しいと仮定した場合、上記理由により
基板配線Ii1+S>が追加嘔れているので、基板の配
線密度が向上するので、従来のピッチ(5)に比較して
本実施例によるピッチ(6)は短くなっているため、基
板1枚当りの半導体装置(1)の付着個数が増加する。
すると理解しやすい。(7)の従来の厚さと(8)の本
実施例の厚さが等しいと仮定した場合、上記理由により
基板配線Ii1+S>が追加嘔れているので、基板の配
線密度が向上するので、従来のピッチ(5)に比較して
本実施例によるピッチ(6)は短くなっているため、基
板1枚当りの半導体装置(1)の付着個数が増加する。
従って、半導体装置の実装密度が向上する。
第3図はこの発明の他の実施例を示したもので基板端に
凹凸を設は嵌合することにより、安定した基板を実装で
きるようになる。
凹凸を設は嵌合することにより、安定した基板を実装で
きるようになる。
(従来技術では、半導体装置が引っかかって、基板端に
凹凸を設けても挿入できない。)〔発明の効果〕 以上のように、この発明によれば、基板に穴を設け、こ
の穴に半導体装置を埋めこむように実装したので実装密
度を高密度が出来る等の効果がある。
凹凸を設けても挿入できない。)〔発明の効果〕 以上のように、この発明によれば、基板に穴を設け、こ
の穴に半導体装置を埋めこむように実装したので実装密
度を高密度が出来る等の効果がある。
第1図はこの発明の一実施例である半導体装置の実装構
造を示す断面図、第2図は第1図の半導体装置の多段実
装状態を示す断面図、第3図はこの発明の他の実施例を
示す斜視図、第4図は従来の半導体装置の実装状態を示
す斜視図、第5図は第4図の半導体装置の多段実装状態
を示す断面図である。図において、(1)は半導体装置
、(2)は基板(多m ) 、 (81は追加される配
線層、(4)は従来基板の配線層、(6)は発明の一実
施例のピッチ、(8)は発明の一実施例の厚さを示す。 尚、図中、同一符号は同一、または相当部分を示す。
造を示す断面図、第2図は第1図の半導体装置の多段実
装状態を示す断面図、第3図はこの発明の他の実施例を
示す斜視図、第4図は従来の半導体装置の実装状態を示
す斜視図、第5図は第4図の半導体装置の多段実装状態
を示す断面図である。図において、(1)は半導体装置
、(2)は基板(多m ) 、 (81は追加される配
線層、(4)は従来基板の配線層、(6)は発明の一実
施例のピッチ、(8)は発明の一実施例の厚さを示す。 尚、図中、同一符号は同一、または相当部分を示す。
Claims (1)
- 基板に穴を設けこの穴に埋め込むように半導体装置を実
装することを特徴とする半導体装置の実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2026590A JPH03230597A (ja) | 1990-02-06 | 1990-02-06 | 半導体装置の実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2026590A JPH03230597A (ja) | 1990-02-06 | 1990-02-06 | 半導体装置の実装構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03230597A true JPH03230597A (ja) | 1991-10-14 |
Family
ID=12197755
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2026590A Pending JPH03230597A (ja) | 1990-02-06 | 1990-02-06 | 半導体装置の実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03230597A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5690891A (en) * | 1995-02-10 | 1997-11-25 | Ald Vacuum Technologies Gmbh | Process for the production of alloys in an inductively heated cold-walled crucible |
| EP0774888A3 (en) * | 1995-11-16 | 1998-10-07 | Matsushita Electric Industrial Co., Ltd | Printing wiring board and assembly of the same |
-
1990
- 1990-02-06 JP JP2026590A patent/JPH03230597A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5690891A (en) * | 1995-02-10 | 1997-11-25 | Ald Vacuum Technologies Gmbh | Process for the production of alloys in an inductively heated cold-walled crucible |
| EP0774888A3 (en) * | 1995-11-16 | 1998-10-07 | Matsushita Electric Industrial Co., Ltd | Printing wiring board and assembly of the same |
| US6324067B1 (en) | 1995-11-16 | 2001-11-27 | Matsushita Electric Industrial Co., Ltd. | Printed wiring board and assembly of the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1189271A3 (en) | Wiring boards and mounting of semiconductor devices thereon | |
| JP3068378B2 (ja) | 半導体記憶装置 | |
| JPH03230597A (ja) | 半導体装置の実装構造 | |
| US6380567B1 (en) | Semiconductor device and fabrication method thereof | |
| JPH0743018U (ja) | 基板のノイズ対策用パターン構造 | |
| JPH04312992A (ja) | 半導体装置 | |
| JPS627192A (ja) | プリント配線基板 | |
| JPH03141663A (ja) | ヒートシンクの取付け構造 | |
| JPH0143876Y2 (ja) | ||
| JPS634695A (ja) | 多層プリント配線基板 | |
| JPS5939087A (ja) | 電子回路装置 | |
| JPH0722727A (ja) | 電子部品搭載用基板 | |
| JPS59205793A (ja) | 半導体素子 | |
| JPH05160548A (ja) | 導電路付設体 | |
| JPS5851444U (ja) | 半導体素子用マガジンケ−ス | |
| JPS60113995A (ja) | 多層プリント配線基板 | |
| JPS643354B2 (ja) | ||
| JPS60245195A (ja) | 多層配線基板 | |
| US20090103274A1 (en) | Warpage preventing substrates and method of making same | |
| JPS62193771U (ja) | ||
| JPS61188999A (ja) | プリント配線基板用放熱、シ−ルド板 | |
| JPH0425091A (ja) | 半導体素子ユニット | |
| JPH01256190A (ja) | 導電性リード | |
| JPH0955450A (ja) | 実装基板 | |
| JPS63250189A (ja) | 半導体装置の実装方法 |