JPH05160548A - 導電路付設体 - Google Patents

導電路付設体

Info

Publication number
JPH05160548A
JPH05160548A JP4620591A JP4620591A JPH05160548A JP H05160548 A JPH05160548 A JP H05160548A JP 4620591 A JP4620591 A JP 4620591A JP 4620591 A JP4620591 A JP 4620591A JP H05160548 A JPH05160548 A JP H05160548A
Authority
JP
Japan
Prior art keywords
conductive path
synthetic resin
film
laminated
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4620591A
Other languages
English (en)
Inventor
Tadamori Shibuya
忠盛 渋谷
Yoshinori Takahashi
義則 高橋
Hideaki Ninagawa
秀明 蜷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TOYAMA PARTS KK
Original Assignee
TOYAMA PARTS KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TOYAMA PARTS KK filed Critical TOYAMA PARTS KK
Priority to JP4620591A priority Critical patent/JPH05160548A/ja
Publication of JPH05160548A publication Critical patent/JPH05160548A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Injection Moulding Of Plastics Or The Like (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】 【目的】 回路パターを保護しながらワイヤボンデイン
グ等を簡略にした導電路付設体を提供することにある。 【構成】 複数の合成樹脂基体1が積層し、重なり合う
基体の一方に、他方に食込む突部4を設け、基体の接合
面に導電路5を埋設した合成樹脂フイルム3を一体に設
けたものである。又合成樹脂基体2の接合面に一体に設
けた導電路埋設合成樹脂フイルム3の一部を取除き、導
電路5の一部を露出し、その導電路露出部に電子部品6
を接続し、電子部品を前記基体に積層する合成樹脂基体
の内部に埋設することもできる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、導電路埋設フイルム
を複数設けた導電路付設体に関する。
【0002】
【従来の技術】電子回路の多くはプリント基板やその他
の電子部品によって構成されるものであるし、プリント
基板は絶縁板に回路パターンを設け、回路パターンに電
子部品や半導体素子、例えば抵抗、コンデンサー、I
C、LSI等を取付けるものである。回路パターンに対
する電子部品や半導体素子の取付けには、ハンダ付けや
ワイヤボンデイング手段が用いられている。又プリント
基板に対する回路パターンの形成手段として、メッキや
エッチングによる回路パターンの形成が知られている
し、特開平1-228195号公報の如く、導電板より回路パタ
ーンを打抜き、その回路パターンを合成樹脂にインサー
トする手段も知られている。
【0003】
【発明が解決しようとする課題】回路パターンをメッキ
やエッチング手段によってプリント基板に形成するもの
にあっては、回路パターンの形成が面倒で、しかもコス
トが高くなる問題点があると共に、基板と導電路の密着
強度が弱い問題点があった。回路パターンを合成樹脂に
インサートする手段にあっては、導電路の密着強度は強
くなるが、導電路の細線化が困難で高密度化に適さない
問題点があった。又プリント基板の回路パターンは露出
しているので、長期間に亘り使用していると、回路パタ
ーンが埃によって短絡する大きな問題点もあった。
【0004】電子回路を構成するプリント基板は、箱体
内の所定位置に確実に保持する必要があるので、その取
付けが複雑で面倒になる問題点があるし、又回路パター
ンに対する電子部品等のハンダ付けやワイヤボンデイン
グは、半導体素子等の集積が高密度化するにつれて増加
するため、ハンダ付け等に要する時間が長くなると共
に、正確なハンダ付け等が困難になる問題点があった。
本発明は、プリント配線が不要でワイヤボンデイングの
簡略な導電路付設体を提供することを目的としている。
【0005】
【課題を解決するための手段】上記目的を達成するため
に、本発明の導電路付設体は、複数の合成樹脂基体を積
層し、重なり合う基体の一方に、他方に食込む突部を設
け、基体接合面の一方に導電路埋設フイルムを一体に設
けたものである。又合成樹脂基体の接合面に設けた導電
路埋設フイルムの一部を取除き、導電路の一部を露出
し、その導電路露出部に電子部品を接続し、電子部品を
前記基体に積層する次の合成樹脂基体内部に埋設したも
のである。
【0006】
【実施例】以下、本発明による導電路付設体の構造を実
施例の図面に基づき説明すると、導電路付設体1は積層
する複数の合成樹脂基体2,2' の一方に、他方に食込
む突部4を設け、基体接合面2a,2bの一方に導電路5を
埋設した合成樹脂フイルム3を一体に設けたものであっ
て、基体2,2' と導電路埋設フイルム3より構成する
導電路付設体1は、用途により板状を成すものから立体
構造を成すものまで種々様々に形成される。
【0007】導電路付設体1を構成する複数の基体2,
2' を、説明の便宜上、上部基体2Aと下部基体2B、及び
中間部基体2Cとすれば、重なり合う上部基体2Aと中間部
基体2Cの一方に他方に食込む突部4aを設けると共に、重
なり合う中間部基体2Cと下部基体2Bの一方にも他方に食
込む突部4bを設け、この突部4a,4bによって積層する基
体2Aと基体2C、及び基体2Cと基体2Bの一体化を増進させ
るものである。中間部基体2Cを何重にも積層すれば、基
体2,2' が4重以上に積層する導電路付設体1も構成
し得る。
【0008】合成樹脂基体2,2' の接合面2a,2bに一
体に設ける合成樹脂フイルム3は、厚さ1mm以下のフイ
ルム3の内部に導電路5を交差しないように埋設する
か、裏層部フイルム3bの上に導電路5を設け、これに表
層部フイルム3aを積層し、表層部フイルム3aと裏層部フ
イルム3bの間に導電路5を交差しないように埋設するも
のであって、フイルム3の内部に埋設する導電路5とし
て、例えば導電線や導電箔を用い、表層部フイルム3aと
裏層部フイルム3bの間に埋設する導電路5は、例えば蒸
着又は印刷手段等によって設ける。
【0009】導電路5を埋設したフイルム3は、基体2
を成形する金型8のキャビティ9内部に入れ、正確な位
置に配置した後、金型8を型締し、そのキャビティ9に
溶融樹脂を充填して固化し、その熱圧を利用して基体2
の接合面2aに一体化するか、基体2に次の基体2' を積
層成形する際、次の基体成形金型18のキャビティ19内部
に入れ、基体接合面2a,2bの一方に一体に設けるもので
ある。前者手段にあっては、フイルム3を一体に設けた
基体2と次の基体成形金型18により、次の基体キャビテ
ィ19を形成し、該キャビティ19に溶融樹脂を充填して固
化し、基体2のフイルム3着設側に次の基体2' を積層
成形する。
【0010】導電路付設体1に設けるフイルム3は、合
成樹脂基体1の側面1aまで設け、フイルム3に埋設する
導電路5の端面を基体側面1aに露出するか、合成樹脂基
体1より広幅のフイルム3を用い、フイルム3の端部を
基体側面1aより外部に突出するようにし、フイルム3の
露出一部を取除き、導電路5を露出するものである。導
電路5の露出位置は、導電路付設体1に接続する例えば
IC、抵抗器、コンデンサー等の電子部品6に応じて定
めるものである。
【0011】図6の(A)(B)及び図7の(A)
(B)(C)(D)は、合成樹脂基体2の接合面2aに設
けた導電路5埋設フイルム3の一部を取除き、フイルム
3に埋設されている導電路5の一部を露出し、その導電
路5の露出部に電子部品6を接続し、電子部品6を前記
基体2に積層する次の合成樹脂基体2' 内部に埋設する
ものである。例えば合成樹脂フイルム3の一部を取除
き、フイルム3に埋設する導電路5の一部を露出し、そ
の露出部に電子部品6を接続した後、その基体2を雄型
とし、電子部品6の接続側に次の基体成形金型18を組合
わせ、次の基体キャビティ19に溶融樹脂を充填して固化
し、次の基体2' を積層形成することにより、次の基体
2' の内部に電子部品6を埋設するものである。
【0012】
【発明の効果】本発明による導電路付設体は、上記のと
おり構成されているので、次に記載する効果を奏する。
合成樹脂基体の接合面に設けるフイルムを、基体の側面
まで達するように設けた導電路付設体にあっては、フイ
ルムに埋設した導電路が基体の側面に露出するので、側
面に露出する導電路を利用してICやLSI、或いはV
LSI等の電子部品を簡単に接続することができる。又
合成樹脂基体の接合面に設けるフイルムを、基体側面か
ら外部に突出するように設けた導電路付設体にあって
は、付設体より外部に突出したフイルム端部の一部を取
除き、フイルムに埋設する導電路の一部を露出し、その
導電路露出部に電子部品等を接続することができる。
【0013】導電路埋設フイルムは合成樹脂基体の成形
時、又は基体の積層成形時に、基体の接合面に一体に設
けるものであるから、導電路を予めフイルムに埋設して
おける。その結果、フイルムに対する導電路の埋設は、
基体に後からプリント配線するより極めて簡単容易であ
るし、導電路の回路パターンも基体構造や電子部品等の
接続位置に合わせて自由に設け得る。しかもワイヤボン
デイング工程が簡略になるので、電子部品等の接続能率
が飛躍的に向上するし、ボンデイング工程の簡素化によ
り、その分だけ省エネルギー、省力化、省スペース化で
きるばかりか、それらによってコストダウンも可能にな
る。
【0014】合成樹脂基体の接合面に設けた合成樹脂フ
イルムの一部を取除き、フイルムに埋設した導電路の一
部を露出し、その導電路露出部に電子部品を接続し、電
子部品を前記基体に積層する次の合成樹脂基体内部に埋
設する本発明の導電路付設体にあっては、電子部品は合
成樹脂基体よって保護されるので、破損したり脱落する
ことがない。何れの導電路付設体にあっても、導電路は
極一部を除いて積層する合成樹脂基体によって保護され
るので、回路パターンが埃によって短絡することがな
い。
【図面の簡単な説明】
【図1】の(A)(B)本発明による導電路付設体の要
部構造を示す側面図である。
【図2】の(A)(B)類例導電路付設体の要部構造を
示す側面図である。
【図3】の(A)(B)導電路付設体の構成例を示す側
面図である。
【図4】の(A)(B)導電路付設体の形成例を示す金
型要部の断面図である。
【図5】の(A)(B)類例導電路付設体の形成例を示
す金型要部の断面図である。
【図6】の(A)(B)類例導電路付設体の側面図と導
電路の回路パターン例を示す平面図である。
【図7】の(A)(B)(C)(D)類例導電路付設体
の形成例を示す断面図である。
【符号の説明】
1 導電路付設体 2,2',2A,2B,2C 合成樹脂基体 2a,2b 基体接合面 3 合成樹脂フイルム 3a フイルム表層部 3b フイルム裏層部 4,4a,4b 突部 5 導電路 6 電子部品 8,18 金型 9,19 キャビティ
【手続補正書】
【提出日】平成4年11月20日
【手続補正2】
【補正対象書類名】図面
【補正対象項目名】図7
【補正方法】変更
【補正内容】
【図7】

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 複数の合成樹脂基体(2,2' )が積層
    し、重なり合う基体の一方に、他方に食込む突部(4)
    を設け、基体接合面(2a,2b)の一方に導電路(5)を
    埋設した合成樹脂フイルム(3)を一体に設けた導電路
    付設体。
  2. 【請求項2】 合成樹脂基体(2)の接合面(2a)に一
    体に設けた導電路埋設合成樹脂フイルム(3)の一部を
    取除き、導電路(5)の一部を露出し、その導電路露出
    部に電子部品(6)を接続し、電子部品を前記基体に積
    層する次の合成樹脂基体(2')内部に埋設した請求項1
    記載の導電路付設体。
JP4620591A 1991-02-18 1991-02-18 導電路付設体 Pending JPH05160548A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4620591A JPH05160548A (ja) 1991-02-18 1991-02-18 導電路付設体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4620591A JPH05160548A (ja) 1991-02-18 1991-02-18 導電路付設体

Publications (1)

Publication Number Publication Date
JPH05160548A true JPH05160548A (ja) 1993-06-25

Family

ID=12740588

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4620591A Pending JPH05160548A (ja) 1991-02-18 1991-02-18 導電路付設体

Country Status (1)

Country Link
JP (1) JPH05160548A (ja)

Similar Documents

Publication Publication Date Title
US4750092A (en) Interconnection package suitable for electronic devices and methods for producing same
US5882957A (en) Ball grid array packaging method for an integrated circuit and structure realized by the method
JPS5921047A (ja) リ−ドレスチツプキヤリア
JPH0529537A (ja) 半導体モジユール構造
JP2829567B2 (ja) チップマウント型led
JPH05160548A (ja) 導電路付設体
US12557673B2 (en) Electronic circuit module
JPH1167963A (ja) 半導体装置
JP2794262B2 (ja) 電子回路パッケージ
JPH08228066A (ja) 電子部品搭載基板およびその製造方法
JPS63232483A (ja) モ−ルドプリント配線板
GB2202675A (en) Semiconductor chip carriers
JPH041738Y2 (ja)
JPH05160547A (ja) 導電路付設体
JPH04124860A (ja) 半導体パッケージ
JPH0456187A (ja) プリント配線板の製造方法
JP2000501885A (ja) マルチチップモジュールを製造するためのフリップチップ方法
JPS6317263Y2 (ja)
JPH03185788A (ja) 電気回路形成方法
JPH0613535A (ja) 電子部品搭載装置
JPH0231794Y2 (ja)
JP2711375B2 (ja) リードフレームを有する電子部品搭載用基板
JPH0669114B2 (ja) 回路基板
JPS62193268A (ja) ハイブリツド集積回路
JPS5923432Y2 (ja) 半導体装置