JPH03235421A - クロック再生回路 - Google Patents
クロック再生回路Info
- Publication number
- JPH03235421A JPH03235421A JP2031210A JP3121090A JPH03235421A JP H03235421 A JPH03235421 A JP H03235421A JP 2031210 A JP2031210 A JP 2031210A JP 3121090 A JP3121090 A JP 3121090A JP H03235421 A JPH03235421 A JP H03235421A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- data
- output
- flop
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［概要］
ディジタルデータ伝送装置の受信部において、データか
らクロックを再生するクロック再生回路に関し、 位を目誤差が少なく、ロックレンジの広いクロック再生
回路を簡単な構成で提供することを目的とし、 データ人力をそのクロック入力に、フィードバック信号
をそのデータ人力に受けるＤタイプフリップフロップと
、該ＤタイプフリップフロップのＱ出力を受けて直流レ
ベルに変換するローパスフィルタと、該ローパスフィル
タの出力に応じた周波数を発生して、その周波数を再生
クロックとすると共に、前記フィードバック信号とする
ＶＣＯとにより構成される。
らクロックを再生するクロック再生回路に関し、 位を目誤差が少なく、ロックレンジの広いクロック再生
回路を簡単な構成で提供することを目的とし、 データ人力をそのクロック入力に、フィードバック信号
をそのデータ人力に受けるＤタイプフリップフロップと
、該ＤタイプフリップフロップのＱ出力を受けて直流レ
ベルに変換するローパスフィルタと、該ローパスフィル
タの出力に応じた周波数を発生して、その周波数を再生
クロックとすると共に、前記フィードバック信号とする
ＶＣＯとにより構成される。
［産業上の利用分野］
本発明はディジタルデータ伝送装置の受信部において、
データからクロックを再生するクロック再生回路に関す
る。
データからクロックを再生するクロック再生回路に関す
る。
［従来の技術］
ディジタルデータ転送装置では、転送データにクロック
を含めた形でデータ転送を行う。従って、受信部では受
信したデータからクロックを再生する必要がある。従来
の装置では、クロック再生回路として専用の回路を設け
ていた。
を含めた形でデータ転送を行う。従って、受信部では受
信したデータからクロックを再生する必要がある。従来
の装置では、クロック再生回路として専用の回路を設け
ていた。
［発明が解決しようとする課題］
従来のクロック再生回路は複雑な構成となっていた。そ
して、データのパターンにより位相差が発生したり、ロ
ックレンジが狭くなったりしていた。このクロック再生
回路を簡単な構成で実現しようとしてＰＬＬ回路を利用
することを考えてみる。第４図は従来のＰＬＬ回路を示
すブロック図である。図において、１はクロック入力と
フィードバック信号との位相比較を行う位相比較器、２
は該位相比較器ｌの出力に応じた直流レベルに変換する
ローパスフィルタ、３は該ローパスフィルタ２の出力に
応した周波数のクロックを発生するボルテージ・コンド
ロールド・オツシレータ（ＶＣｏ）で、その出力は前記
位相比較器１にフィードバック信号として与えられてい
る。
して、データのパターンにより位相差が発生したり、ロ
ックレンジが狭くなったりしていた。このクロック再生
回路を簡単な構成で実現しようとしてＰＬＬ回路を利用
することを考えてみる。第４図は従来のＰＬＬ回路を示
すブロック図である。図において、１はクロック入力と
フィードバック信号との位相比較を行う位相比較器、２
は該位相比較器ｌの出力に応じた直流レベルに変換する
ローパスフィルタ、３は該ローパスフィルタ２の出力に
応した周波数のクロックを発生するボルテージ・コンド
ロールド・オツシレータ（ＶＣｏ）で、その出力は前記
位相比較器１にフィードバック信号として与えられてい
る。
このように構成された回路において、ＶＣＯＢはクロッ
ク入力と発振周波数クロックの位相差が０になるような
りロックを発生する。従って、図に示す回路は出力クロ
ックと入力クロックとの同期をとることができるが、デ
ータからクロックを再生しようとしても、データとクロ
ックとの周波数が異なるため、データからクロックを再
生することはできない。
ク入力と発振周波数クロックの位相差が０になるような
りロックを発生する。従って、図に示す回路は出力クロ
ックと入力クロックとの同期をとることができるが、デ
ータからクロックを再生しようとしても、データとクロ
ックとの周波数が異なるため、データからクロックを再
生することはできない。
本発明はこのような課題に鑑みてなされたものであって
、位相誤差が少なく、ロックレンジの広いクロック再生
回路を簡単な、構成で提供することを目的としている。
、位相誤差が少なく、ロックレンジの広いクロック再生
回路を簡単な、構成で提供することを目的としている。
［課題を解決するための手段］
第１図は本発明の原理ブロック図である。図において、
１１はデータ入力をそのクロック入力に、フィードバッ
ク信号をそのデータ入力に受けるＤタイプフリップフロ
ップ、１２は該Ｄタイプフリップフロップ１１のＱ出力
を受けて直流レベルに変換するローパスフィルタ、１３
は該ローパスフィルタ１２の出力に応じた周波数を発生
して、その周波数を再生クロックとすると共に、前記フ
ィードバック信号とするｖＣＯである。つまり、図に示
す回路は位相比較器としてＤタイプフリップフロップを
用いたＰＬＬ回路を構成している。
１１はデータ入力をそのクロック入力に、フィードバッ
ク信号をそのデータ入力に受けるＤタイプフリップフロ
ップ、１２は該Ｄタイプフリップフロップ１１のＱ出力
を受けて直流レベルに変換するローパスフィルタ、１３
は該ローパスフィルタ１２の出力に応じた周波数を発生
して、その周波数を再生クロックとすると共に、前記フ
ィードバック信号とするｖＣＯである。つまり、図に示
す回路は位相比較器としてＤタイプフリップフロップを
用いたＰＬＬ回路を構成している。
ここで、ローパスフィルタ１２はどのような種類のもの
でありでもよく、またＶＣ０１３もどのような種類のも
のであってもよい。
でありでもよく、またＶＣ０１３もどのような種類のも
のであってもよい。
［作用］
クロック入力端子Ｃにデータ入力を、データ端子りに再
生クロック（ＶＣＯ１３からのフィードバック信号）を
接続したＤタイプフリップフロップ１１を位相比較器と
して用いるようにする。これにより、図に示す回路は再
生クロックの位相が遅れたり進んだりすると、位相差を
小さくするような負帰還がかかり安定する。図より明ら
かなように、本発明によれば位相誤差が少なく、ロック
レンジの広いクロック再生回路を簡単な構成で提供する
ことができる。
生クロック（ＶＣＯ１３からのフィードバック信号）を
接続したＤタイプフリップフロップ１１を位相比較器と
して用いるようにする。これにより、図に示す回路は再
生クロックの位相が遅れたり進んだりすると、位相差を
小さくするような負帰還がかかり安定する。図より明ら
かなように、本発明によれば位相誤差が少なく、ロック
レンジの広いクロック再生回路を簡単な構成で提供する
ことができる。
［実施例コ
以下、図面を参照して本発明の実施例を詳細に説明する
。
。
第２図は本発明の一実施例を示す回路図である。
第１図と同一のものは、同一の符号を付して示す。
図に示す実施例では、ローパスフィルタ１２として抵抗
Ｒ１，Ｒ２とコンデンサＣよりなるラグ・リードフィル
タを用いている。ローパスフィルタとして抵抗Ｒとコン
デンサＣよりなる単純なロバスフィルタを用いると、高
周波領域で位相か遅れてきて動作が不安定になるので、
高周波領域で位相遅れが補正される図に示すようなリー
ド・ラグフィルタを用いたものである。リード・ラグフ
ィルタを用いることにより、高周波領域でも動作が安定
化する。
Ｒ１，Ｒ２とコンデンサＣよりなるラグ・リードフィル
タを用いている。ローパスフィルタとして抵抗Ｒとコン
デンサＣよりなる単純なロバスフィルタを用いると、高
周波領域で位相か遅れてきて動作が不安定になるので、
高周波領域で位相遅れが補正される図に示すようなリー
ド・ラグフィルタを用いたものである。リード・ラグフ
ィルタを用いることにより、高周波領域でも動作が安定
化する。
このように構成された回路の動作をタイムチャートを用
いて説明する。第３図は第２図回路の動作を示すタイム
チャートである。入力データ■と再生クロック■の位相
が一致している場合（第３図（ａ）） 、Ｄタイプフリ
ップフロップ１１の出力は■のように“１″、 “０°
に変化する。つまリ、データ人力■の立ち上がり時に、
再生クロック■のレベルは“１”又は“０”となるので
、Ｄタイプフリップフロップ１１のＱ出力はそれに応し
て“１”又は“０”をとる。この結果、ローパスフィル
タ１２の出力■はある直流電位となり、ループは安定す
る。
いて説明する。第３図は第２図回路の動作を示すタイム
チャートである。入力データ■と再生クロック■の位相
が一致している場合（第３図（ａ）） 、Ｄタイプフリ
ップフロップ１１の出力は■のように“１″、 “０°
に変化する。つまリ、データ人力■の立ち上がり時に、
再生クロック■のレベルは“１”又は“０”となるので
、Ｄタイプフリップフロップ１１のＱ出力はそれに応し
て“１”又は“０”をとる。この結果、ローパスフィル
タ１２の出力■はある直流電位となり、ループは安定す
る。
これに対し、再生クロックの位相が入力データよりも遅
れると（第３図（ｂ））、データ■の立ち上かり時は再
生クロック■は常に“１”となるので、Ｄタイプフリッ
プフロップ１１のＱ出力は常時“１”となる。この結果
、ローパスフィルタ１２の出力レベル■は次第に上がり
、ＶＣｏｌＢの出力周波数は高くなり、位相が進む方向
に向かい、（ａ）に示す状態となり系は安定する。
れると（第３図（ｂ））、データ■の立ち上かり時は再
生クロック■は常に“１”となるので、Ｄタイプフリッ
プフロップ１１のＱ出力は常時“１”となる。この結果
、ローパスフィルタ１２の出力レベル■は次第に上がり
、ＶＣｏｌＢの出力周波数は高くなり、位相が進む方向
に向かい、（ａ）に示す状態となり系は安定する。
次に、再生クロックの位相か入力データよりも進むと（
第３図（ｃ））、データ■の立ち上がり時は再生クロッ
ク■は常に“Ｏ”となるので、Ｄタイプフリップフロッ
プ１１のＱＩｌｌＢノコは常時“０”となる。この結果
、ローパスフィルタ１２の出力レベル■は次第に下がり
、ＶＣ０１３の出力周波数は低くなり、位相が遅れる方
向に向かい、（ａ）に示す状態となり系は安定する。
第３図（ｃ））、データ■の立ち上がり時は再生クロッ
ク■は常に“Ｏ”となるので、Ｄタイプフリップフロッ
プ１１のＱＩｌｌＢノコは常時“０”となる。この結果
、ローパスフィルタ１２の出力レベル■は次第に下がり
、ＶＣ０１３の出力周波数は低くなり、位相が遅れる方
向に向かい、（ａ）に示す状態となり系は安定する。
本発明によれば、Ｄタイプフリップフロップ１１の出力
はＯＶから５■のレベルまで変化するので、変化の程度
が大きく、従ってＶＣ０１３の出力周波数のレンジも広
くなり、ロックレンジを広くとることができる。また、
系のループゲインを大きくとることにより、位相比較の
感度を大きくすることかでき位相誤差を小さくすること
かできる。
はＯＶから５■のレベルまで変化するので、変化の程度
が大きく、従ってＶＣ０１３の出力周波数のレンジも広
くなり、ロックレンジを広くとることができる。また、
系のループゲインを大きくとることにより、位相比較の
感度を大きくすることかでき位相誤差を小さくすること
かできる。
［発明の効果］
以上、詳細に説明したように、本発明によれば人力デー
タと再生クロックの位相を比較する位相比較器にＤタイ
プフリップフロップを用いることにより、位相誤差が少
なく、ロックレンジの広いクロック再生回路を簡単な構
成で提供することかできる。
タと再生クロックの位相を比較する位相比較器にＤタイ
プフリップフロップを用いることにより、位相誤差が少
なく、ロックレンジの広いクロック再生回路を簡単な構
成で提供することかできる。
第１図は本発明の原理ブロック図、
第２図は本発明の一実施例を示す回路図、第３図は第２
図回路の動作を示すタイムチャート、 第４図は従来のＰＬＬ回路を示すブロック図である。 第１図において、 １１はＤタイプフリップフロップ、 １２はローパスフィルタ、 １３はＶＣＯである。
図回路の動作を示すタイムチャート、 第４図は従来のＰＬＬ回路を示すブロック図である。 第１図において、 １１はＤタイプフリップフロップ、 １２はローパスフィルタ、 １３はＶＣＯである。
Claims (1)
- 【特許請求の範囲】 データ入力をそのクロック入力に、フィードバック信号
をそのデータ入力に受けるＤタイプフリップフロップ（
１１）と、 該Ｄタイプフリップフロップ（１１）のＱ出力を受けて
直流レベルに変換するローパスフィルタ（１２）と、 該ローパスフィルタ（１２）の出力に応じた周波数を発
生して、その周波数を再生クロックとすると共に、前記
フィードバック信号とするＶＣＯ（１３）とにより構成
されたクロック再生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2031210A JPH03235421A (ja) | 1990-02-09 | 1990-02-09 | クロック再生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2031210A JPH03235421A (ja) | 1990-02-09 | 1990-02-09 | クロック再生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03235421A true JPH03235421A (ja) | 1991-10-21 |
Family
ID=12325071
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2031210A Pending JPH03235421A (ja) | 1990-02-09 | 1990-02-09 | クロック再生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03235421A (ja) |
-
1990
- 1990-02-09 JP JP2031210A patent/JPH03235421A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03132117A (ja) | 位相周波数比較器 | |
| JPS63200618A (ja) | 位相同期ループ回路 | |
| US7127017B1 (en) | Clock recovery circuit with second order digital filter | |
| JPS63263936A (ja) | データ検出器 | |
| JPH06303133A (ja) | 発振回路、周波数電圧変換回路、位相同期ループ回路及びクロック抽出回路 | |
| US4799240A (en) | Clock synchronizing circuit including a voltage controlled oscillator | |
| JPS6319094B2 (ja) | ||
| JPS60261281A (ja) | 色信号処理装置 | |
| JP3712141B2 (ja) | 位相同期ループ装置 | |
| JPS5919456A (ja) | クロツク再生回路 | |
| JPS59827Y2 (ja) | 位相同期回路 | |
| JP3019657B2 (ja) | 搬送波再生回路 | |
| JPS6326030A (ja) | Ｐｌｌ回路 | |
| JPS5912048B2 (ja) | 標本化パルス発生回路 | |
| JPH0632165B2 (ja) | ピツチコントロ−ル装置 | |
| JPS62168439A (ja) | クロツク再生回路 | |
| JPS63263920A (ja) | 位相同期回路 | |
| JPH0763148B2 (ja) | 位相同期回路 | |
| JPH0613896A (ja) | 位相同期回路 | |
| JPS6298806A (ja) | Ｆｍ変調器 | |
| JPS60136423A (ja) | 周波数同期ル−プ回路 | |
| JPH0722943A (ja) | Ｐｌｌ装置 | |
| JPH04177668A (ja) | データ弁別回路 | |
| JPH0575450A (ja) | 位相同期回路 | |
| JPH0267034A (ja) | ビット同期回路 |