JPH03236975A - 印字制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はドツトマトリクス方式の印字装置に関し、特に
文字を囲む外郭線の移動量をベク）ヘルまたは座標で表
す方式のいわゆるベクトルキャラクタジェネレータを用
いる印字装置に適用しうる印字制御装置に関する。

〔従来の技術〕

従来この種の印字装置では、マイクロプロセッサかベク
トルキャラクタジェネレータをＪ売み出し、文字の輪郭
線のみを「］」て表して一旦ページメモリに書き込んだ
後、やはりマイクロプロセッサがページメモリを読み出
して水平方向または垂直方向の「１」て挟まれた部分を
１１」に変更して再度書き込む方法を用いていた。

〔発明が解決しようとする課題〕 上述した従来の方法では多くの処理をマイクロプロセッ
サで行わせるため、マイクロプロセッサの性能の限界や
マイクロプロセッサ１個ては並列処理ができないことか
ら比較的高速度な印字装置では印字速度が遅くなること
が問題てあった。

〔課題を解決するための手段〕

本発明による印字制御装置は、少なくとも１文字の１〜
ツ１〜マＩ〜リクス分の容量を有しマイクロプロセッサ
から読み出し・書き込み可能な一時記憶メモリと、マイ
クロプロセッサから初期値をセット可能て一時記憶メモ
リの読み出しアドレスを発生ずる第一のアドレスカウン
タと、一時記憶メモリからの読み出しデータを一時格納
するレジスタと、２のレジスタのビット数をＮとすると
Ｎビットのレジスタ出力信号に接続されＮヒッＩ〜の信
号を出力するＮ個の論理和回路、Ｎ個の論理否定四路、
Ｎ個の論理積回路、および１個のフリップフロップで構
成する補間回路と、少なくとも１文字のドットマトリク
スサイス分の容量を有しマイクロプロセッサのアドレス
信号、データ信号、メモリ書き込み信号が接続されマイ
クロプロセッサから書き込み可能てＮヒツトの出力信号
を有する網パターンメモリと、補間回路とパターンメモ
リの各々Ｎヒツトの出力信号か接続されるＮ個の論理積
回路と、マイクロプロセッサから初期値をセット可能な
Ｎ個の論理積回路のＮヒツトの出力信号をページメモリ
に書き込む際にアドレス信号を発生する第二のアドレス
カウンタと、一時記憶メモリへの読み出し要求信号を発
生し一時記憶メモリから応答信号を発生し一時記憶メモ
リへ読み出し信号を発生し一時記憶メモリからの読み出
しデータをレジスタに格納し第一の出力信号を＋１カウ
ントアツプすると次はページメモリへの書き込み要求信
号を受信するとＮ個の論理積回路のＮビットの出力信号
を書き込ませ第二の出力信号を＋１カウンｌ−アップ。

するタイミング制御回路と、マイクロプロセッサのアド
レス信号、Ｉ１０書き込み信号が接続され第一のアドレ
スカウンタと第二のアドレスカウンタとタイミング制御
回路へパルスを発生ずるテコーダ回路とを備えている。

〔実施例〕

次に本発明について図面を参照して説明する第１図は本
発明による印字制御装置の一実施例の回路の概略ブロッ
ク図である。マイクロプロセッサ１とベクトルキャラク
タジェネレータ２と一時記憶メモリ３とはマイクロプロ
セッサのアドレス信号Ｈ，ａ、データ信号線ｂ、制御信
号線Ｃを介してそれぞれ接続されており、マイクロプロ
セッサ］−からはベクトルキャラクタジェネレータ２が
読み出し可能であり、また一時記憶メモリ３へはデータ
書き込みが可能である。マイクロプロセッサ１のアドレ
ス信号線ａ、データ信号線ｂ、制御信号線Ｃはデータ転
送回路４にも接続され、第３図に示すデータ転送回路４
内部のアドレスカウンタＡ＋８、アドレスカウンタＡ２
１３、網パターンメモリ１１への書き込みとデータ転送
の起動を行う。一時記憶メモリ３とデータ転送回路４は
アドレス信号線ｄ、データ信号線ｅ、制御信号線ｆで接
続され、データ転送回路４とページメモリ５と印字デー
タ送出回路６とはアドレス信号線ｇ、データ信号線ｈ、
制御信号線ｉでそれぞれ接続されている。

マイクロプロセッサ１はベクトルキャラクタジェネレー
タ２の内容を読み出し一時記憶メモリ３に文字の外郭線
たけを［１」と書き込む。第２図（ａ＞にヘクＩ〜ルキ
ャラクタシェネレータ２の内容の例を示すにれは第２図
（ｂ）の線分の頂点の座標を表している。一時記憶メモ
リ３には第２図（１：）　）の黒部分を［１Ｊ、白部分
を「０」と表したデータか記憶されている。一方データ
転送回路４は一時記憶メモリ３を読み出し文字の外郭線
で囲まれる部分たけを「１−」すなわち黒にした後、マ
イク１７プロセツサ１の指定による網パターンをかけて
ページメモリ５に記憶させる。第２図（Ｃ）は文字の外
郭線で囲まれる部分たけを１１１すなわち黒にした状態
を示し、第２図（ｄ）はデータ転送回路４によって網か
けされページメモリ５に記憶されたデータを示す。ペー
ジメモリ５に記憶されたデータは印字データ送出回路６
によって読み出され印字機構部７に送られて印字される
。

次に第３図を用いてデータ転送回路４の詳細を説明する
。第３図に示すようにデータ転送回路４はアドレスカウ
ンタ８と、レジスタつと、補間回路１０と、網パターン
メモリ１１と、論理積回路１２と、アドレスカウンタ１
３と、タイミング制御回路１４とデコーダ回路１５とて
構成される。

マイクロプロセッサ１のアドレス信号線ａは入力端子と
網パターンメモリ１１のアドレス入力端子に、データ信
号線すは網パターンメモリ１１の入力端子に、制御信号
Ｃのうちメモリ書き込み信号ｊは網パターンメモリ１１
の入力端子に、Ｉ１０書き込み信号にはデコーダ回路１
５の入力端子にそれぞれ接続される。デコーダ回路１５
の出力信号Ｉ、ｍ、ｎは各々アドレスカウンタ８、タイ
ミング制御回路１４．アドレス力ウタ１３に接続されて
いるため、マイクロプロセッサ１はアドレスカウンタ８
．１３に初期値を設定したり、タイミング制御回路１４
を起動したりすることが可能である。またマイクロプロ
セッサ１は網パダーンメモリ↑１に任意の網パターンを
書き込んで記憶させることも可能である。一方タイミン
グ制御回路１４はテコータ回＆！１５からの信号ｍによ
って起動され一時記憶メモリ３への制御信号ｆのうち読
み出し要求信号０を発生し、応答信号ｑが返ってくると
読み出し信号ｐを発生するとともにレジスタ９、アドレ
スカウンタ８へ信号ｒを発生し読み出しデータを格納す
るとともにカウント値を更新する。アドレスカウンタ８
の出力信号ｄ、レジスタ９の入力信号ｅは各々一時記憶
メモリのアドレス信号、データ信号に接続される。この
ようにしてレジスタ９に格納されｔ：データは信号Ｓを
介して保管回路１０に供給され、網パターンメモリｌ１
の出力信号ｔとともに信号１」を介して論理積回路１２
に達する。補間回路１０は第４図に示すようにレジスタ
９がＮヒツトであればＮ個の論理相同Ｈ＠　］、　６と
Ｎ個の論理否定回路］７と、Ｎ個の論理積回路コ８と１
個のフリップフロップ１９とで構成され、図中に示した
ように「１」で挟まれたビットだけをｒｌＪにして出力
する。第２図において（ｂ）から（Ｃ）への変化は補間
回路１０の機能により、周囲（ｃ）から（ｄ）への変化
は論理積回路１２の機能による。このようにして任意の
網パターンで網掛けされた文字データはページメモリ５
へのデータ信号りへ発生される。またアドレス信号１３
の出力信号はページメモリ５のアドレス信号ｇに接続さ
れる。ここでタイミング制御回路１４はページメモリ５
との間て制御信号１のうちの書き込み要求信号Ｖ、応答
信号Ｘ、書き込み信号Ｗの送受信を行うとともにアドレ
スカウンタ１３へ信号ｙを受信するとカウント値を更新
する。以上の課程を繰り返し行い一時記憶メモリ３から
ページメモリ５へ１文字分のデータを転送する。更に何
文字分を同様にデータ転送することにより１ペ一ジ分の
データをページメモリ５に記憶させる。

〔発明の効果〕

以上説明したように本発明による印字制御装置０ では、マイクロプロセッサのベクトルキャラクタジェネ
レータの読み出しから一時記憶メモリへの書き込みの動
作と一時記憶メモリへのデータの転送および加工とを同
時並列化することができ、さらにデータの加工自体をハ
ードウェア化したので印字データを高速度に発生するこ
とができる効果があり、ベクトルキャラクタ形式のキャ
ラクタジェネレータを比較的高速度な印字を行う印字装
置にも適用できる効果がある。

【図面の簡単な説明】

第１図は本発明による印字制御装置の一実施例の回路の
ブロック図、第２図（ａ）へ−（ｄ）は本発明による印
字制御装置でのデータの処理課程を示す説明図、第３図
は第１図の印字制御装置のデータ転送回路の回路図、第
４図は第３図のデータ転送回路の補間回路の詳細回路図
である。 １・・・マイクロプロセッサ、２・・・ベクトルキャラ
クタジェネレータ、３・・一時記憶メモリ、４・・・デ
ータ転送回路、５・・・ページメモリ、６・・・印字デ
ータ送出回路、７・・印字機構部、８・・・アドレスカ
ウンタＡｌ、９・・・レジスタ、１０・・・補間回路、
１１・・・網パターンメモリ、１２・・・論理積回路、
］３アドレスカウンタＡ２．１４・・・タイミング゛制
御回路、１５・・・テコーダ回路、１６・・・論理和回
路、１７・論理否定回路、１８・・論理積回路、１９・
・フリップフロップ。

Claims (1)

1. 【特許請求の範囲】 文字を囲む外郭線の移動量をベクトルまたは座標で示し
   たベクトルキャラクタジェネレータと、少なくとも印刷
   用紙１画面分の容量を有するページメモリと、該ベクト
   ルキャラクタジェネレータから読み出したベクトル情報
   を解釈し該ページメモリに該文字を囲む外郭線を書き込
   んだ後該文字を囲む外郭線で囲まれた領域を書き込むマ
   イクロプロセッサと、該ページメモリを読み出して印字
   機構部に送り出す印字データ送出回路とを備えた印字制
   御装置において、少なくとも１文字のドットマトリクス
   サイズ分の容量を有し該マイクロプロセッサから読み出
   し・書き込み可能な一時記憶メモリと、該マイクロプロ
   セッサから初期値をセット可能な該一時記憶メモリの読
   み出しアドレスを発生する第一のアドレスカウンタと、
   該一時記憶メモリからの読み出しデータを一時格納する
   レジスタと、該レジスタの出力信号を受ける補間回路と
   、少なくとも１文字のドットマトリクスサイズ分の容量
   を有し該マイクロプロセッサのアドレス信号、データ信
   号、メモリ書き込み信号が接続され該マイクロプロセッ
   サから書き込み可能の網パターンメモリと、該補間回路
   と該網パターンメモリの各々の出力信号が接続される論
   理回路と、該論理回路の出力信号を該ページメモリに書
   き込む際にアドレス信号を発生する第二アドレスカウン
   タと、該一時記憶メモリから応答信号を受信すると該一
   時メモリへの読み出し信号を発 生し該一時記憶メモリからの読み出しデータを該レジス
   タに格納し該第一のアドレスカウンタの内容を変更し該
   ページメモリへの書き込み要求信号を発生し該ページメ
   モリからの応答信号を受信すると該ページメモリへ書き
   込み信号を発生して該論理回路の出力信号を書き込ませ
   該第二のアドレスカウンタの内容を変更するタイミング
   制御回路と、該マイクロプロセッサのアドレス信号、Ｉ
   ／Ｏ書き込み信号が接続され該第一のアドレスカウンタ
   と該第二のアドレスカウンタと該タイミング制御回路へ
   パルスを発生するデコーダ回路とを備えることを特徴と
   する印字制御装置。