JPH03237729A - 電界効果トランジスタの製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、電界効果トランジスタを自己整合的に製造す
る製造方法に関する。

〔従来の技術〕

電界効果トランジスタを自己整合的に製造する場合に、
第２図に示したように、半導体基板１上にゲート電極２
及び側壁３を形成した後（同図（ａ）図示）、これらゲ
ート電極２及び側壁３をマスクとして不純物を半導体基
板１中に注入してソース領域５及びドレイン領域６を形
成することが行われている（同図（ｂ））。そして、不
純物の注入後に高温下でアニーリングが行われることか
ら、ゲート電極２は耐熱性金属で形成されることが一般
的である。

このように、ゲート電極２を耐熱性金属で形成する場合
には、ゲート電極２の厚さが制限される。

これは、第１に、耐熱性金属に生ずる応力が大きいため
、半導体基板１上にゲート電極用の金属層を厚く形成す
ることが困難なためであり、第２に、ゲート電極用の金
属層は、通常スパッタにより半導体基板１上に形成され
るが、スパッタパワーを大きくすると半導体基板１への
ダメージがあるため、スパッタパワーを小さく押さえる
必要があるからである。すなわち、スパッタパワーを小
さくすると金属層の堆積速度が遅くなり、厚い金属層を
形成しようとすると生産性（スループット）が低下して
しまうためである。第３に、仮にゲート電極２を厚く形
成できたとしても、その応力が結果的にデバイス特性に
悪影響を及ぼすことになるため、ゲート電極２の厚さを
制限する必要があるからである。

かかる事情から、ゲート電極２の厚さは、およそ２００
ＯＡ以下に押さえられるのが通常である。

〔発明が解決しようとする課題〕

しかし、ゲート電極２がこの程度の厚さでは、その側部
に絶縁膜で形成される側壁３の厚さが、不純物注入時の
マスクとして用いるには十分とは言えなかった。また、
ソース及びドレイン領域５．６とゲート電極２との間隔
を十分にとることができなかった。このため、良好な特
性を有する所望の電界効果トランジスタを得ることがで
きなかった。

そこで、上述の事情に鑑み、本発明は良好な特性を有す
る所望の電界効果トランジスタを得ることができる電界
効果トランジスタの製造方法を提供することを目的とし
ている。

〔課題を解決するための手段〕

上述の目的を達成するため、本発明による電界効果トラ
ンジスタの製造方法においては、半導体基板の表面に耐
熱性金属で形成されたゲート電極用の金属層の上にレジ
ストパターンを形成し、このレジストパターンをマスク
に金属層を選択的に除去してゲート電極を形成し、レジ
ストパターン及びゲート電極の上から半導体基板上に絶
縁膜を形成し、レジストパターン及びゲート電極の側部
に形成された部分を残して絶縁膜を除去し、レジストパ
ターン、ゲート電極及びこれらの側部に残された絶縁膜
をマスクに半導体基板中に選択的に不純物を注入し、半
導体基板にソース及びドレイン領域を形成することとし
ている。

〔作用〕

このようにすることにより、十分な厚さ及び側壁長を有
する側壁をゲート電極の側部に形成することができ、こ
れらをマスクに不純物の注入を行うことが可能となる。

〔実施例〕

以下、本発明の実施例について第１図を参照しつつ、説
明する。

第１図は、本発明が適用された製造工程を示す断面図で
ある。まず、表面にゲート電極用の金属層１１が形成さ
れた半導体基板１２が用意される。

半導体基板１２は、例えばＧａＡｓからなる化合物半導
体基板であり、この表面に形成されている金属層１１は
、例えばＷＳｉ等の耐熱性金属でスパッタ法により、約
２０００Ａの厚さで形成されている。なお、半導体基板
１２として、基板上に半導体層を結晶成長させたもの、
またはＳＬイオンを注入することにより活性層を形成し
たものを用いることが好ましい。

そして、第１図（ａ）に示したように、金属層１１上に
レジスト膜がスピンコード法等により形成され、これが
フォトリソグラフィ等によりパタニングされてレジスト
パターン１５が形成される。

次いで、レジストパターン１５をマスクとして反応性イ
オンエツチング等の方法により、金属層１１が選択的に
除去され、半導体基板１２上に残された金属層がゲート
電極１６となる（第１図（ｂ）図示）。そして、レジス
トパターン１５及びゲート電極１６の上から半導体基板
１２上に絶縁膜１７が形成される（第１図（ｃ）図示）
。絶縁膜１７は例えばＥＣＲ−ＣＶＤ等の方法により、
ＳｉＮを約４０００Ａの厚さに堆積させることにより形
成される。この後、絶縁膜１７がレジストパターン１５
及びゲート電極１６の側部に形成された部分を残して、
反応性イオンエツチング等のドライエツチング法により
半導体基板１２の表面に対して垂直に除去される。これ
により、第１図（ｄ）に示したように、レジストパター
ン１５及びゲート電極１６の側部に絶縁膜１７からなる
側壁が形成される。このようにして形成された側壁は、
ゲート電極１６の厚さにレジストパターン１５の厚さを
加えた分と同等の厚さ（高さ）を有する。本実施例の場
合には、この側壁の厚さは約１μｍであり、後述する不
純物の注入時のマスクとして用いるのに十分な厚さを有
している。また、側壁長（電流が流れる方向における側
壁の寸法）は約２０００Ａとなり、後述する不純物の注
入により形成されるソース及びドレイン領域とゲート電
極１６との間に適当な間隔をとることが可能となる。

上述のように、ゲート電極１６及びレジストパターン１
５の側部に絶縁膜１７からなる側壁が形成された後、こ
れらゲート電極１６、レジストパターン１５及び絶縁膜
１７からなる側壁をマスクにＳｔイオン等の不純物イオ
ンを半導体基板１２中に１８０ｋｅＶのエネルギーで注
入したが、上述した絶縁膜１７からなる側壁は不純物注
入時のマスクとして十分な厚さを有していることが確認
できた。この後、レジストパターン１５及び絶縁膜１７
が除去され、８００℃、３０分のアニールが行われてソ
ース領域１８およびドレイン領域２０が半導体基板１２
に形成される。そして、ソース領域１８及びドレイン領
域２０上にそれぞれソース電極２１及びドレイン電極２
２が形成されて、自己整合的に電界効果トランジスタが
完成される（第１図（ｅ）図示）。

なお、上述した実施例においては、絶縁膜１７をＥＣＲ
−ＣＶＤ法により形成することとしているが、この絶縁
膜１７の形成方法はこれに限定されず、例えばスパッタ
法等、レジストパターン１５が耐え得る温度以下で絶縁
膜１７を形成できる方法であればよい。

〔発明の効果〕

以上説明したように、本発明によれば、耐熱性金属で薄
いゲート電極が半導体基板上形成される場合であっても
、不純物の注入時にマスクとして用いるに十分な厚さの
側壁を形成することができ、また、不純物の注入により
形成されるソース及びドレイン領域とゲート電極との間
に十分な間隔をとることができる。従って、良好な特性
を有する所望の電界効果トランジスタを得ることができ
る。

【図面の簡単な説明】

第１図は本発明が適用された電界効果トランジスタの製
造工程別の素子断面図、第２図は従来の電界効果トラン
ジスタの製造方法を説明するための図である。 １１・・・金属層、１２・・・半導体基板、１５・・・
レジストパターン、１６・・・ゲート電極、１７・・・
絶縁膜、１８・・・ソース領域、２０・・・ドレイン領
域、２１・・・ソース電極、２２・・・ドレイン電極。

Claims (1)

1. 【特許請求の範囲】 半導体基板の表面に耐熱性金属で形成されたゲート電極
   用の金属層の上にレジストパターンが形成される工程と
   、 前記レジストパターンをマスクに前記金属層が選択的に
   除去されてゲート電極が形成される工程と、 前記レジストパターン及びゲート電極の上から前記半導
   体基板上に絶縁膜が形成される工程と、前記レジストパ
   ターン及びゲート電極の側部に形成された部分を残して
   前記絶縁膜が除去される工程と、 前記レジストパターン、ゲート電極及びこれらの側部に
   残された前記絶縁膜をマスクに前記半導体基板中に選択
   的に不純物が注入され、前記半導体基板にソース及びド
   レイン領域が形成される工程とを備えていることを特徴
   とする電界効果トランジスタの製造方法。