JPH03238549A

JPH03238549A - マイクロプロセッサ

Info

Publication number: JPH03238549A
Application number: JP3411990A
Authority: JP
Inventors: Noriyuki Funakubo; 則之船窪
Original assignee: Yamaha Corp
Current assignee: Yamaha Corp
Priority date: 1990-02-15
Filing date: 1990-02-15
Publication date: 1991-10-24

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】「産業上の利用分野」この発明は複数のバスに対してアクセスできるマイクロ
プロセッサに関する。

「従来の技術」第２図は従来のマイクロプロセッサの構成例を示すブロ
ック図であり、この図において、１は四則演算や論理演
算等を行う演算回路、２は装置各部を制御する制御回路
であり、インターフェイス３を介して外部の装置とデー
タの交換を行う。

また、４．はアドレスバス５１、データバス６１および
バス制御ライン７１からなるバス群、４．はアドレスバ
ス５７、データバス６、およびバス制御ライン７２から
なるバス群である。

このような構成において、バス群４Ｉに接続された外部
の装置からバス群４．に接続された外部の装置へデータ
を転送する場合には、制御回路２か制御している。

「発明が解決しようとする課題」ところで、上述した従来のマイクロプロセッサにおいて
は、バス群４１とバス群４．との間でデータを転送する
場合、制御回路２が介在するため、データの転送速度が
遅くなるという欠点があった。

また、例えば、バス群４１からバス群４．ヘデー夕を転
送する場合、バス群４．のアドレス空間をバス群４１の
アドレス空間上にマツプできないため、バス群４．上の
メモリなどを直接共有できないという問題があった。

さらに、制御回路２かバス群４．とバス群４２との間の
データ転送の制御を行っている間は、他の内部処理がで
きない場合かある。

この発明は上述した事情に鑑みてなされたもので、各バ
ス群のデータ転送か簡単、かつ、速く行えると共に、デ
ータ転送中でも内部処理を行うことかできるマイクロプ
ロセフ、すを提供することを目的としている。

「課題を解決するための手段」この発明によるマイクロプロセッサは、複数の独立した
入出力バスと、前記複数の独立した入出力バスに対して
それぞれ独立してアクセスする複数のアクセス回路と、
前記複数のアクセス回路によるアクセスと、前記複数の
独立した入出力バス間の接続との切り換えを行う切換回
路とを具備すること全特徴としている。

「作用」この発明によれば、例えば、切換回路が複数の独立した
人出力バス同士を接続すると、これらのバスか直接接続
され、このマイクロプロセッサか介在することなく、デ
ータ交換が行われる。

「実施例」以下、図面を参照してこの発明の一実施例について説明
する。第１図はこの発明の一実施例によるマイクロプロ
セッサの構成を示すブロック図であり、この図において
、第２図の各部に対応する部分には同一の符号を付け、
その説明を省略する。

第１図において、８はバス切換回路であり、ノ＼ス群４
１に接続された外部の装置あるいは制御回路２からそれ
ぞれ出力されるバス要求信号Ｓ　ＲＱ＋あるいはＳ　１
ｌＱ２を入力して選択信号Ｓ　ＳＬＩあるいは５ＳＬ２
を出力すると共に、バス群４、に接続された外部の装置
あるいは制御回路２へ応答信号Ｓ　ＡＮＩあるいはＳ　
ＡＮＩを出力する。

また、９．はセレクタであり、バス要求信号５５Ｌ１を
入力し、バス群４．をバス群４３あるいはバス群４４に
接続する。９．はセレクタであり、バス要求信号Ｓ　Ｓ
Ｌ２を入力し、バス群４．をバス群４３あるいはバス群
４．に接続する。

さらに、ｌＯｌはセレクタ９１においてバス群４とバス
群４４とか接続された場合に、バス群４゜に対してアク
セスするバスアクセス回路、１０２はセレクタ９２にお
いてバス群４２とバス群４５とか接続された場合に、バ
ス群４．に対してアクセスするバスアクセス回路である
。

このような構成において、まず、バス切換回路８にバス
群４．に接続された外部の装置からバス群４、とバス群
４．との接続に関するバス要求信号ＳＲＱ＋か入力され
ると、バス切換回路８は、選択信号Ｓ　ＳＬＩおよびＳ
　ＳＬ２を出力すると共に、バス群４、に接続された外
部の装置に応答信号Ｓ　ＡＮＩを出力する。これにより
、セレクタ９．はバス群４．とバス群４３を接続し、セ
レクタ９．はバス群４ｔとバス群４３を接続する。従っ
て、バス群４．とバス群４．とがバス群４３を介して接
続され、バス群４、に接続された外部の装置は、バス群
４１、セレクタ９１、バス群４３、セレクタ９．および
バス群４゜を介してバス群４．に接続された外部の装置
とデータの交換を行う。

この時、バス群４．とバスアクセス回路１０１、バス群
４２とバスアクセス回路１０．がそれぞれ切り離される
。

次に、バス群４．に接続された外部の装置は、バス群４
２に接続された外部の装置とのデータの交換か終了する
と、バス要求信号５ＲＱＩの出力を停止する。これによ
り、バス切換回路８は応答信号Ｓ　ＡＮＩの出力を停止
する。

一方、バス切換回路８に制御回路２からバス群４、とバ
ス群４４との接続およびバス群４．とノ・ス群４５との
接続に関するバス要求信号５ＩＩＱ２か入力されると、
バス切換回路８は、選択信号Ｓ　ＳＬＩおよびＳ　ＳＬ
２を出力すると共に、制御回路２に応答信号Ｓ　ＡＮＩ
を出力する。これにより、セレクタ９１はバス群４１と
バス群４４を接続し、セレクタ９２はバス群４２とバス
群４．を接続する。従って、制御回路２は、バスアクセ
ス回路１０１、バス群４４、セレクタ９１およびバス群
４１を介してバス群４゜に接続された外部の装置とデー
タの交換を行うと共に、バスアクセス回路１０７、バス
群４６、セレフタ９．およびバス群４２を介してバス群
４．に接続された外部の装置とデータの交換を行う。

この時、バス群４１とバス群４３およびバス群４２と・
・ス群４．かそれぞれ切り離される。即ち、バス群４１
とバス群４．か切り離される。

次に、制御回路２は、バス群４．に接続された外部の装
置およびバス群４２に接続された外部の装置とのデータ
の交換か終了すると、バス要求信号５ＲＱ２の出力を停
止する。これにより、バス切換回路８は応答信号ＳＡ□
の出力を停止する。

尚、バス群４．に接続された外部の装置あるいは制御回
路２のどちらかがバス要求信号Ｓ　ＲＱ＋あるいはＳ　
ＲＱ４を出力した時、他方かバスを使用している場合に
は、バス切換回路８は、その使用が終了するま、では応
答信号Ｓ　ＡＮＩあるいはＳ　ＡＮｔを出力しない。

また、バス群４．に接続された外部の装置と制御回路２
かバス要求信号ＳＲＱ＋と５ａｑｔをそれぞれ同時に出
力した場合には、制御回路２のバス要求信号Ｓ　ＥＩＱ
！が優先される。

以上説明したように、バス群４．かノくス群４．と直結
されるため、制御回路２か介在することかなく、データ
の転送速度か従来に比へて速い。

また、バス群４．のアドレス空間をノくス群４１のアド
レス空間上にマツプてきるため、ノ（ス群４゜上のメモ
リなどを共有でき、データの交換などか簡単に行える。

さらに、バス群４１と）・ス群４．が直結され、データ
か転送されている間でもマイクロブロセ・ソサの制御と
独立しているため、他の内部処理が独立して行える。

「発明の効果」以上説明したように、この発明によれば、各ノくス群間
のデータ転送か簡単、かつ、速く行えるという効果かあ
る。

また、各バス群の間でのデータ転送中でも内部処理を行
うことができるという効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例によるマイクロプロセッサ
の構成を示すブロック図、第２図は従来のマイクロプロ
セッサの構成例を示すブロック図である。２・・・・・・制御回路、４．〜４．・・・・・ノくス
群、５．〜５６・・　・アドレスバス、６１〜６５・・
・・・・データノくス、７〜７５・　バス制御ライン、
８・・・・）＜ス切換回路、９、．９２−・・・・セレ
クタ、１０．．１０２・・・・・・ノくスアクセス回路
。

Claims

【特許請求の範囲】複数の独立した入出力バスと、前記複数の独立した入出力バスに対してそれぞれ独立し
てアクセスする複数のアクセス回路と、前記複数のアク
セス回路によるアクセスと、前記複数の独立した入出力
バス間の接続との切り換えを行う切換回路とを具備することを特徴とするマイクロプロセッサ。