JPH0324550A - パターン形成方法 - Google Patents

パターン形成方法

Info

Publication number
JPH0324550A
JPH0324550A JP1158364A JP15836489A JPH0324550A JP H0324550 A JPH0324550 A JP H0324550A JP 1158364 A JP1158364 A JP 1158364A JP 15836489 A JP15836489 A JP 15836489A JP H0324550 A JPH0324550 A JP H0324550A
Authority
JP
Japan
Prior art keywords
film
resist
silicon oxide
resist film
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1158364A
Other languages
English (en)
Other versions
JP2930971B2 (ja
Inventor
Katsuhiko Hieda
克彦 稗田
Iwao Tokawa
東川 巌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP1158364A priority Critical patent/JP2930971B2/ja
Publication of JPH0324550A publication Critical patent/JPH0324550A/ja
Priority to US07/908,918 priority patent/US5262282A/en
Application granted granted Critical
Publication of JP2930971B2 publication Critical patent/JP2930971B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的J (産業上の利用分野) 本発明はパターン形或方法に関する。
(従来の技術) 半導体デバイスの微細化に伴いシリコンウェーハ上に形
成される線幅はサブミクロンになって来ており、加工に
要求されるリソグラフィ技術及びレジスト材料に要求さ
れる性能はますます厳しいものになって来ている。デバ
イスの作成に要求されるリングラフィ技術に関しては、
現在のgNiA(波長436nm)からi線(波長36
5nm)やKrFエキシマ光(波長248nm)などの
短波長化の傾向にある。
この傾向に対してレジスト材料の開発は進んでいるもの
の0.5.を切るローワーサブミクロンサイズのパター
ンを実現する事は容易ではない。この問題を解決する手
段として多層レジストプロセスが提案されている。
しかしながら、従来のレジストプロセスは、上層の感光
層を薄くすることによりレジストの透明性の問題を解決
することができる反面、ビンホールの発生、異なった層
間に発生する応力によるクラック発生や反り、プロセス
の複雑化、下層への転写時のパターン変換差の問題など
技術上の問題点がある。
(発明が解決しようとする課題) 本発明は、かかる従来の問題点を解決し得る新規かつ信
頼性に優れたパターン形成方法を提O(する事を目的と
する. 〔発明の構成〕 (ilMを解決するための手段) 本発明は基板上にレジスト膜を塗布する工程と、このレ
ジスト膜を所望パターンに露光して露光領域を親水性に
する工程と、この親水性領域上にシリコン酸化膜をシリ
カ過飽和溶液中から析出堆積させる工程と、このシリコ
ン酸化膜を用いてレジスト膜をパターニングする工程と
を具備したパターン形或方法を提供する。
(作 用) シリカ過飽和溶液中では親水性の領域上にのみシリコン
酸化膜が堆積する。このシリコン酸化膜は緻密な構造を
有し,良好にレジスト1摸をパタニングする事ができる
(実施例) 以下、本発明の実施例を図面を参照して詳述する。
第1図(a)〜(d)はこの発明の実施例の工程断面図
を示す. 先ず、凹凸を有する基体ll上に例えば多結晶シリコン
膜12を形成した基板を用意する。基体l1は例えば素
子が形成されたシリコンウエーハ上にシリコン酸化膜を
設けたものである。
次いで、レジスト膜13、例えば酸無水物構造を有する
樹脂である無水メタクリル酸樹脂を平担に回転塗布する
(第1図a). 次に、遠紫外線、ここではKrFエキシマ光(波長24
8nm) 14をマスクを介して露光する。
この露光領域のレジストは疎水性から親水性になり親水
性レジスト層15が形成される(第l図b)。
次に、この基板をシリカ過飽和溶液中に浸し、親水性の
レジスト層15上にのみシリコン酸化膜16?例えば3
00人程度析出堆積させる(第1図C).シリカ過飽和
水溶液は、次のようにして作られる。
まず,40重量%のケイ弗化水素酸(HzSiFs)水
溶液を水で希釈して3モル/Qのケイ弗化水素酸溶液を
作り,これにシリカ(Sl02 )を入れ飽和させる。
そしてこの溶液レこアルミ板(AQ)を浸し、シリカ過
飽和溶液を作る。ケイ弗化水素酸溶液の濃度は特に上記
値に限定されるものではない。
上記のへ反応は次式で表わされる. II2SiF, + 211,0→Si02 + 61
1F  ・・・ω2AQ +68F→211QIi’,
 +38,    ・・・■^ 即ち、(υ式のH Fを%Qと反応させて消費させるこ
とによりHF濃度が低下し、stow Mの析出が生じ
る。反応温度を上げる程(1)の反応は右へ進み、Si
O■の析出は増加する. 現状の液温35℃では30分で300入の堆積が生じる
。このシリコン酸化膜l6は非常に1!jk密である。
次に,このシリコン酸化III16をマスクにして酸素
ガス(02)を用いた反応性イオンエッチングによりレ
ジスト膜13を異方性エッチングする。そして、塩素を
含むガス例えばCQ,ガスを用いて多結晶シリコン膜1
2を反応性イオンエツチンクにより現できるためスルー
プットが向上する。
また、原理的にレジストの表面のみを露光すればよいの
で露光に使用する光源の波長に対する透過性はさほど問
題にならず優れた解像度を容易に得る事ができる。また
レジストの表面のみの露光で良いので下記パターンから
の反射等によるレジストの細りを減少することができる
また、実施例で用いたドライ現像はレジスト膜厚のばら
つきによるパターン変換差を抑える上で有効である。
上記実施例ではアルミ板を浸したが、シリカ過飽和溶液
はシリカを飽和させたケイ弗化水素酸溶液に例えばホウ
酸(H,BO,)水溶液を添加するようにしても良い。
また、露光した後、すぐに基板をシリカ過飽和?液に浸
したが、所望により、露光後,大気中,140℃,5分
程度のベーキングを行い、その後シリカ過飽和溶液に浸
すようにしてもよい。これは、露光領域のレジストの親
水性を確実なものにする働きがある。
また、レジスト膜としてナフトキノンジアジドーノボラ
ック系のレジストを用い、露光された試料を例えばヘキ
サメチルジシラザンの減圧ガス雰囲気中で熱処理し、露
光領域のレジストをシリル化するようにして露光部レジ
ストの親水性化を促進させてもよい。
また、露光は上記KrFエキシマ光の他、g線,ifi
,X線や電子ビームを用いることもできる。
第2図(a)〜(f)は本発明の他の実施例を示す断面
図である。
第2図(a)〜(C)までは第1図(a)〜(C)で説
明した方法と同じである. この後、0■ガスを用いた反応性イオンエツチン結晶シ
リコン膜12表面にシリコン酸化膜2lを同様にして析
出堆積する(第2図d)。
次に第2図(.)に示すようにレジスト膜l3を例えば
過酸化水素(}120.)液と硫酸(}I2So. )
液の混合液を用いてエッチングし、更にこのリフトオフ
により残ったシリコン酸化膜21をマスクにして多結晶
シリコン膜12を加工する. この様にすると,ボジ型レジストを用いてマスクと同じ
パターンに加工(反転加工)する事が可能となる. その他本発明は,その趣旨を逸脱しない範囲で種々変形
して実施することができる。
〔発明の効果〕
本発明によれば新規かつ信頼性に優れたパターン形成方
法を提供することができる。
【図面の簡単な説明】
第1図は本発明の実施例を説明する工程断面図,第2図
は本発明の他の実施例を説明する工程断面図である.

Claims (4)

    【特許請求の範囲】
  1. (1)基板上にレジスト膜を塗布する工程と、このレジ
    スト膜を所望パターンに露光して露光領域を親水性にす
    る工程と、この親水性領域上にシリコン酸化膜をシリカ
    過飽和溶液中から析出堆積させる工程と、このシリコン
    酸化膜を用いてレジスト膜をパターニングする工程とを
    具備した事を特徴とするパターン形成方法。
  2. (2)レジスト膜として酸無水物構造を有する樹脂を用
    いる事を特徴とする請求項1記載のパターン形成方法。
  3. (3)レジスト膜の露光部をシリル化する事を特徴とす
    る請求項1記載のパターン形成方法。
  4. (4)紫外線、可視光、X線又は電子線を用いて露光す
    る事を特徴とする請求項1記載のパターン形成方法。
JP1158364A 1989-06-22 1989-06-22 パターン形成方法 Expired - Fee Related JP2930971B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP1158364A JP2930971B2 (ja) 1989-06-22 1989-06-22 パターン形成方法
US07/908,918 US5262282A (en) 1989-06-22 1992-07-02 Pattern forming method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1158364A JP2930971B2 (ja) 1989-06-22 1989-06-22 パターン形成方法

Publications (2)

Publication Number Publication Date
JPH0324550A true JPH0324550A (ja) 1991-02-01
JP2930971B2 JP2930971B2 (ja) 1999-08-09

Family

ID=15670069

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1158364A Expired - Fee Related JP2930971B2 (ja) 1989-06-22 1989-06-22 パターン形成方法

Country Status (1)

Country Link
JP (1) JP2930971B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5278029A (en) * 1991-05-24 1994-01-11 Nippon Paint Co., Ltd. Method for forming a resist pattern

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6085526A (ja) * 1983-09-16 1985-05-15 アメリカン テレフオン アンド テレグラフ カムパニ− 少くとも一つのパタ−ン描画工程を含む製品の製作方法
JPS60241225A (ja) * 1984-05-14 1985-11-30 インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション 陰画レジスト像を生成する方法
JPS61107346A (ja) * 1984-10-26 1986-05-26 ユセベ エレクトロニックス,ソシエテ アノニム フォトレジスト層中にネガ図形を形成する方法
JPS62258449A (ja) * 1986-04-24 1987-11-10 インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション 2層レジスト像を作成する方法
JPS63253356A (ja) * 1987-02-20 1988-10-20 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置の製造方法
JPS63300237A (ja) * 1987-05-19 1988-12-07 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン 気相ホトレジスト・シリル化方法
JPS643663A (en) * 1987-06-26 1989-01-09 Toshiba Corp Forming method for fine pattern

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6085526A (ja) * 1983-09-16 1985-05-15 アメリカン テレフオン アンド テレグラフ カムパニ− 少くとも一つのパタ−ン描画工程を含む製品の製作方法
JPS60241225A (ja) * 1984-05-14 1985-11-30 インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション 陰画レジスト像を生成する方法
JPS61107346A (ja) * 1984-10-26 1986-05-26 ユセベ エレクトロニックス,ソシエテ アノニム フォトレジスト層中にネガ図形を形成する方法
JPS62258449A (ja) * 1986-04-24 1987-11-10 インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション 2層レジスト像を作成する方法
JPS63253356A (ja) * 1987-02-20 1988-10-20 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置の製造方法
JPS63300237A (ja) * 1987-05-19 1988-12-07 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン 気相ホトレジスト・シリル化方法
JPS643663A (en) * 1987-06-26 1989-01-09 Toshiba Corp Forming method for fine pattern

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5278029A (en) * 1991-05-24 1994-01-11 Nippon Paint Co., Ltd. Method for forming a resist pattern

Also Published As

Publication number Publication date
JP2930971B2 (ja) 1999-08-09

Similar Documents

Publication Publication Date Title
US6599844B2 (en) Method and forming fine patterns of semiconductor devices using passivation layers
US8501394B2 (en) Superfine-patterned mask, method for production thereof, and method employing the same for forming superfine-pattern
JP4004014B2 (ja) レジストパターンの形成方法
JPH0777809A (ja) シリレーションを利用したパターン形成方法
KR20160002663A (ko) 반사방지 코팅 층을 위한 습식 스트립 프로세스
US20220057715A1 (en) Substrate treating composition and method for fabricating a semiconductor device using the same
US7125645B2 (en) Composite photoresist for pattern transferring
US6833326B2 (en) Method for forming fine patterns in semiconductor device
JPH08316237A (ja) 半導体装置のパターン形成方法
JPH0324550A (ja) パターン形成方法
JPH09134862A (ja) レジストパターンの形成方法
US5262282A (en) Pattern forming method
US6849538B2 (en) Semiconductor device and a fabrication method thereof
JPH0620943A (ja) レジストパターンの形成方法
JPS62247523A (ja) 半導体装置の製造方法
JP3257126B2 (ja) パターン形成方法
JP2010118501A (ja) 半導体装置の製造方法
KR100447974B1 (ko) 감광막 패턴 형성방법
JPH1010706A (ja) 電子線描画用ステンシルマスク
TW505978B (en) Residue-free bi-layer lithographic process
JPH10513013A (ja) 半導体デバイスの製造方法
CN119480622A (zh) 一种光刻工艺方法
JPH06214397A (ja) 微細パターンの形成方法
KR930006133B1 (ko) 모스소자의 콘택트홀 형성방법
JPH05121311A (ja) レジストパターンの形成方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees