JPH03245680A - テレビジョン表示画面の輪郭強調回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、テレビジョン受像機内に設置される表示画面
の輪郭強調回路に関するものである。

（従来の技術） テレビジラン受像機では、表示画面の鮮明化を図るため
の輪郭強調が行われる。この輪郭強調方式の一つとして
、陰極線管の電子ビームの走査速度を輝度信号の微分波
形で変調する速度変調方式がある。この速度変調方式の
詳細に関しては、必要に応じて特公昭５５−２１１４号
や特公昭６３−９９２号の明細書などを参照されたい。

他の輪郭強調方式としては、ディジタル濾波回路を用い
て輝度信号や色信号の高域を強調する方法がある。この
ディジタル濾波回路による高域強調方式の詳細に関して
は、必要に応じて本出願人の先順に係わる特公平１−３
０３４７号乃至３０３５０号の明細書などを参照された
い。

（発明が解決しようとする課題） 上記従来の速度変調による輪郭強調方式では、高電圧の
偏向系を操作しているため、速度変調用の偏向コイルや
その偏向回路などに大電力、高耐圧の大型、高価な部品
が必要になり、コスト高となる。

これに対して、上記従来のディジタル濾波回路による高
域強調方式は、アナログ・ビデオ信号を一旦ディジタル
信号に変換してＹ／Ｃ分離や雑音除去など各種の画質改
善を行うという技術動向に合致している。しかしながら
、この高域強調方式には、比較的複雑で高価なディジタ
ル濾波回路が必要になるという問題がある。また、ディ
ジタル濾波回路による高域強調方式では、リンギングに
よる特性の劣化が生じやすいという問題もある。

（課題を解決するための手段） 本発明に係わるテレビジョン表示画面の輪郭強調回路は
、ディジタルあるいはアナログの輝度信号からアナログ
微分信号を作成し、このアナログ微分信号でクロック信
号を位相変調し、ディジタル輝度信号の時間軸を上記位
相変調前後のクロック信号の周期の比率倍伸縮しながら
このディジタル輝度信号をアナログ輝度信号に変換する
手段を備えている。

すなわち、本発明に係わるテレビジョン表示画面の輪郭
強調回路によれば、従来の速度変調方式と同様の時間軸
の伸縮をディジタル・ビデオ信号処理系内で行うことに
より、これを偏向系内で行う従来技術に比べて低廉化と
高性能化が実現される。

また、本発明に係わるテレビジョン表示画面の輪郭強調
回路は、簡易な構成のディジタル微分回路や位相変調回
路などを主体に構成されるため、比較的複雑な構成のデ
ィジタル濾波回路を主体とする従来回路に比べて低廉化
が実現される。

以下、本発明の作用を実施例と共に詳細に説明する。

（実施例） 第１図は、本発明の一実施例に係わるテレビジョン表示
画面の輪郭強調回路のブロック図であり、Ｉ、はディジ
タル輝度信号の入力端子、Ｉ、はクロック信号の入力端
子、１はディジタル微分回路、２はＤ／Ａ変換回路、３
は位相変調回路、４は遅延回路、５はＤ／Ａ変換回路、
６は低域通過濾波回路、ＯＩは輪郭強調処理済みのアナ
ログ輝度信号の出力端子である。

第１図のディジタル微分回路１は、第２図に例示するよ
うに、入力信号にｌクロック周期分の遅延時間を与えて
出力する遅延器１１と、この遅延器１１の入力側と出力
側の信号を加算する加算器１２とから構成され、入力端
子１０から供給されるディジタル輝度信号の微分波形を
出力端子１３に出力する。

第１図のＤ／Ａ変換回路５は、第３図に示すように、時
間軸伸縮部２１と本体部２２とから構成されている。前
段の時間軸伸縮部２１は、バッツァメモリ２１ａとメモ
リ制御回路２１ｂとから構成されている。後段の本体部
２２は、スイッチと抵抗回路網と演算増幅器群の組合せ
などから成る周知の構成となっている′。

第１図の遅延回路４は、ディジタル輝度信号を微分回路
１で微分し、Ｄ／Ａ変換回路２でＤ／Ａ変換し、このア
ナログ微分信号でクロック信号ＣＫを位相変調するため
の所要時間だけ原ディジタル輝度信号を遅延させてＤ／
Ａ変換回路５の信号入力端子に供給するためのものであ
る。

第１図の入力端子■、に供給されるディジタル輝度信号
Ｙは、輝度信号と搬送色信号とを含むアナログビデオ信
号が所定のクロック周波数、例えば色副搬送波の周波数
の４倍（４ｆｓｃ）でサンプリングされながらディジタ
ル・ビデオ信号に変換され、このディジタルビデオ信号
がディジタルＹ／Ｃ分離回路においてＹ／Ｃ分離される
ことなどにより作成される。

第４図に示すように、原アナログ輝度信号を波形（Ａ）
で例示するようなものとし、Ｄ／Ａ変換変換子ンプリン
グのための所定周期のクロック信号ＣＫを波形（Ｂ）で
例示するようなものとする。

この場合、入力端子Ｉ＋に供給されるディジタル輝度信
号は波形（Ｃ）で例示するようなものとなる。ただし、
この波形（Ｃ）は、振幅の変化の様子が一目瞭然となる
ように２値信号への変換前の離散的なサンプリングデー
タの形態で表示されている。このディジタル輝度信号が
微分回路１に供給されることにより、波形（Ｄ）に示す
ディジタル微分信号が作成される。このディジタル微分
信号が次段のＤ／Ａ変換回路２でアナログ信号に変換さ
れることにより、波形（Ｂ）に示すアナログ微分信号が
作成される。

次段の位相変調回路３では、入力端子Ｉ：から供給され
る所定周期のクロック信号ＣＫがＤ／Ａ変換回路２から
出力されるアナログ微分信号（Ｅ）によってパルス位相
変調される。このパルス位相変調はパルス位置変調（Ｐ
ＰＭ）とも称され、パルス振幅変調（ＰＡＭ）　、パル
ス幅変調（ＰＷＭ）と共に最も基本的なパルス変調方式
の一つとして周知のものである。

波形（Ｅ）に示す変調信号の極性が正の場合にはその振
幅に比例して被変調信号（Ｂ）の位相が進み、変調信号
の極性が負の場合にはその振幅の絶対値に比例して被変
調信号（Ｂ）の位相が遅れるものとする。この場合、変
調後のクロック信号ＣＫ”の間隔は、変調信号（Ｂ）の
負から正への変化領域で最も密となり、ゼロから負への
変化領域と正からゼロへの変化領域で最も粗となる。従
って、波形（Ｆ）に示すように位相変調されたクロック
信号ＣＫ’が位相変調回路３で作成され、位相変調前の
クロック信号ＣＫと共にＤ／Ａ変換回路５に供給される
。

第３図に示す構成のＤ／Ａ変換回路５は、遅延回路４を
経たディジタル輝度信号の時間軸を位相変調前後のクロ
ック信号の周期の比率分伸縮しつつアナログ輝度信号に
変換する。

すなわち、時間軸伸縮部２１内のメモリ制御回路２１ｂ
は、前段の遅延回路４を経て入力端子５ａに供給される
ディジタル輝度信号を位相変調前のクロック信号ＣＫに
同期してバッファメモリ２１ａ内に書込むと共に、この
書込んだディジタル輝度信号を位相変調後のクロック信
号ＣＫ’　に同期してバッファメモリ２１ａから読出し
て本体部２２に渡すことにより時間軸の伸縮を行う、す
なわち、第４図の波形（Ｃ，）を参照すれば明らかなよ
うに、点線で示す輝度信号の原波形の中心部分について
は時間軸が縮小されると共にその周辺部分については時
間軸が伸張されることにより輪郭強調を受けた実線で示
すアナログ輝度信号がＤ／Ａ変換回路５から出力される
。

このＤ／Ａ変換回路５から出力される輪郭強調済みのア
ナログ輝度信号は、低域通過濾波回路６を経て出力端子
０．に出力される。この低域通過濾波回路６は、ディジ
タル微分回路１やＤ／Ａ変換回路５で発生する高調波成
分を除去するためのものである。

このように、輝度信号の輪郭の出現を示す微分信号によ
って輝度信号の時間軸が伸縮され、その輪郭強調が行わ
れる。

第５図は、本発明の他の実施例に係わるテレビジ目ン表
示画面の輪郭強調回路の構成を示すブロック図であり、
■、はディジタル輝度信号の入力端子、Ｉ４はクロック
信号の入力端子、３１はＤ／Ａ変換回路、３２はアナロ
グ微分回路、３３は位相変調回路、３４遅延回路、３５
はＤ／Ａ変換回路、３６は低域通過濾波回路、０．はア
ナログ輝度信号の出力端子である。

入力端子Ｉ、に供給されるディジタル輝度信号は、Ｄ／
Ａ変換回路３１でアナログ輝度信号に変換されたのち、
後段のアナログ微分回路で微分される。入力端子Ｉ４に
供給されるクロック信号ＣＫは、位相変調回路３３でア
ナログ微分信号によって位相変調されたクロック信号Ｃ
Ｋ’　となり、位相変調前のクロック信号ＣＫと共にＤ
／Ａ変換回路３５に供給される。

Ｄ／Ａ変換回路３５は、第３図のＤ／Ａ変換回路５と同
様に、本体部の前段に時間軸の伸縮部が設置されており
、遅延回路３４を経たディジタル輝度信号の時間軸を位
相変調前後のクロック信号の周期の比率分伸縮しながら
アナログ輝度信号に変換する０時間軸の伸縮を受けなか
らＤ／Ａ変換されたアナログ輝度信号は低域通過濾波回
路３６を介して出力端子０．に出力される。

このように、第５図の輪郭強調回路は、第１図の輪郭強
調回路の微分とＤ／Ａ変換の処理順序を入れ換えたもの
に該当し、これに伴い微分回路をディジタル回路で構成
するかアナログ回路で構成するかの差異が生じている。

第６図は、本発明のさらに他の実施例に係わるテレビジ
ョン表示画面の輪郭強調回路を一部として含むディジタ
ル画質改善処理装置の構成を示すブロック図である。

第６図において、ＩＮはアナログビデオ信号の入力端子
、５１はＡ／Ｄ変換回路、５２はタイミング発生回路、
５３はクロック発生回路、５４はＹ／Ｃ分離回路、５５
ａ、５５ｂは画質改善回路、５６ａ、５６ｂはＤ／Ａ変
換回路、５７は遅延回路、５８はディジタル微分回路、
５９はＤ／Ａ変換回路、６０は位相変調回路である。

テレビジョン受像機の映像検波回路やビデオテープレコ
ーダの再生回路などから入力端子ＩＮにアナログ・ビデ
オ信号が供給される。このアナログ・ビデオ信号はＡ／
Ｄ変換回路５１に供給されてディジタル・ビデオ信号に
変換されると共に、タイミング発生回路５２とクロック
発生回路５３にも供給され、これに含まれる各種の同期
信号に基づき上記Ｄ／Ａ変換などに必要なタイミング信
号とクロック信号が発生される。

Ａ／Ｄ変換回路５１から出力されるディジタル・ビデオ
信号は、後段のＹ／Ｃ分離回路５４において輝度信号Ｙ
と搬送色信号Ｃとに分離され、対応の画質改善回路５５
ａと５５ｂに供給される。

これら画質改善回路では、ライン間相関やフレー・ム間
相関などを利用した雑音除去、走査線補間による順次走
査変換、フレア補正など各種の画質改善処理が行われる
０画質改善処理済みのディジタル輝度信号とディジタル
搬送色信号は、後段のＤ／Ａ変換回路５６ａにおいてア
ナログ輝度信号とアナログ搬送色信号とに変換され、出
力端子ｏｙとＯＣとに出力される。

一方、Ｙ／Ｃ分離回路５４から出力されるディジタル輝
度信号は、遅延回路５７を経てディジタル微分回路５８
に供給される。このディジタル微分回路５８の出力は、
Ｄ／Ａ変換回路５９でアナログ微分信号に変換され、位
相変調回路６０に供給される。位相変調回路６０では、
クロック発生回路５３から供給されるクロック信号ＣＫ
がＤ／Ａ変換回路５９から供給されるアナログ微分信号
によって位相変調され、クロック信号ＧＫ’　となって
Ｄ／Ａ変換回路５６ａに供給される。

このＤ／Ａ変換回ＷＲ５６ａは、第３図に示すＤ／Ａ変
換回路５と同様に、本体部の前段に時間軸伸縮部を備え
ている０画質改善回路５５　ａから出力されるディジタ
ル輝度信号は、Ｄ／Ａ変換回路５６ａにおいて、位相変
調前のクロック信号ＣＫと位相変調後のクロック信号Ｃ
Ｋ’　の周期の比率分伸縮されながらアナログ輝度信号
に変換され、。

低域通過濾波回路６１を経て出力端子ｏｙに供給される
。

一方、画質改善回路５５ｂから構成される装置ジタル搬
送色信号は、クロック信号ＣＫに同期してアナログ搬送
色信号に変換され、出力端子Ｏｃに供給される。

遅延回路５７は、画質改善回路５５ａ、５５ｂにおける
遅延時間と、ディジタル微分回路５８、Ｄ／Ａ変換回路
５９及び位相変調回路６０における遅延時間の差を補償
するためのものである。

第７図は、本発明の他の実施例に係わるテレビジョン表
示画面の輪郭強調回路の構成を示すブロック図であり、
■、はアナログ輝度信号の入力端子、７１は遅延回路、
７２はアナログ微分回路、７３は位相変調回路、７４は
Ａ／Ｄ変換回路、７５はＤ／Ａ変換回路、７６は低域通
過濾波回路、７７はクロック発生回路、０３はアナログ
輝度信号の出力端子である。

入力端子■、に供給されるアナログ輝度信号Ｙは、Ｄ／
Ａ変換回路７４とクロック発生回路７７に供給されると
共に、遅延回路７１を経てアナログ微分回路７２にも供
給される。Ａ／Ｄ変換回路７４に供給されたアナログ輝
度信号は、クロック発生回路７７から供給される所定周
期のクロック信号ＣＫに同期してサンプリングされなか
らディジタル輝度信号に変換され、後段のＤ／Ａ変換回
路７５に供給される。位相変調回路７３では、クロック
発生回路７７から供給されるクロック信号ＣＫがアナロ
グ微分回路７２から供給されるアナログ輝度信号の微分
信号によって位相変調され、クロック信号ＣＫ’　とな
ってＤ／Ａ変換回路７５に供給される。

Ｄ／Ａ変換回路７５は、第３図に示すＤ／Ａ変換回路５
と同様に、本体部の前段に時間軸伸縮部を備えている。

Ａ／Ｄ変換回路７４から出力されるディジタル輝度信号
は、Ｄ／Ａ変換回路７５において、位相変調前のクロッ
ク信号ＣＫと位相変調後のクロック信号ＣＫ’　の周期
の比率分伸縮されながらアナログ輝度信号に変換され、
低域通過濾波回路７６を経て出力端子０３に供給される
。

（発明の効果） 以上詳細に説明したように、本発明の輪郭強調回路は、
輝度信号の微分波形でクロック信号を位相変調し、位相
変調前後のクロック信号の周期の比率だけ伸縮しなから
ディジタル輝度信号をアナログ信号に変換することによ
り、従来の速度変調方式と同様の時間軸の伸縮をディジ
タル・ビデオ信号処理系内で行う構成であるから、これ
を偏向系内で行う従来回路に比べて大幅な低廉化と高性
能化が実現される。

また、本発明の輪郭強調回路は、簡易な構成の微分回路
や位相変調回路などを主体に構成されるため、比較的複
雑な構成のディジタル濾波回路による従来技術に比べて
低廉化が実現される。

【図面の簡単な説明】

第１図は本発明の一実施例に係わるテレビジョンの輪郭
強調回路の構成を示すブロック図、第２図は第１図のデ
ィジタル微分回路１の構成を例示するブロック図、第３
図は第１図のＤ／Ａ変換回路の構成を例示するブロック
図、第４図は第１図の回路の動作を説明するための波形
図、第５図は明の更に他の実施例に係わるテレビジョン
の輪郭強調回路を一部として含む画質改善回路の構成を
例示するブロック図である。 １、、Ｉ３　・・・ディジタル輝度信号の入力端子、ｌ
χｒ　　Ｉ４　　・・・クロック信号の入力端子、ＩＮ
・・・アナログビデオ信号の入力端子、１゜５８・・・
ディジタル微分回路、２，３１．５９・・・Ｄ／Ａ変換
回路、３２・・・アナログ微分回路、３．３３．６０・
・・位相変調回路、５゜３５．６５ａ・・・輝度信号の
Ｄ／Ａ変換回路、２１・・・Ｄ／Ａ変換器５の時間軸伸
縮部、２１ａ・・・パフファメモリ、２１ｂ・・・メモ
リ制御回路、２２・・・Ｄ／Ａ変換器５の本体部、０１
１０ｚ、Ｏｙ・・・輪郭強調を受けたアナログ輝度信号
の出力端子。

Claims (3)

【特許請求の範囲】
1. （１）所定周期のクロック信号に同期して配列されたデ
   ィジタル輝度信号を微分するディジタル微分回路と、 このディジタル微分回路の出力をアナログ信号に変換す
   るＤ／Ａ変換回路と、 このＤ／Ａ変換回路の出力で前記クロック信号を位相変
   調するクロック位相変調回路と、 前記ディジタル輝度信号の時間軸を前記位相変調前のク
   ロック信号の周期に対する位相変調後のクロック信号の
   周期の比率倍伸縮しながらこのディジタル輝度信号をア
   ナログ輝度信号に変換するＤ／Ａ変換回路とを備えたこ
   とを特徴とするテレビジョン表示画面の輪郭強調回路。
2. （２）所定周期のクロック信号に同期して配列されたデ
   ィジタル輝度信号をアナログ輝度信号に変換するＤ／Ａ
   変換回路と、 このＤ／Ａ変換回路の出力を微分するアナログ微分回路
   と、 このアナログ微分回路の出力で前記クロック信号を位相
   変調するクロック位相変調回路と、前記ディジタル輝度
   信号の時間軸を前記位相変調前のクロック信号の周期に
   対する位相変調後のクロック信号の周期の比率倍伸縮し
   ながらこのディジタル輝度信号をアナログ輝度信号に変
   換するＤ／Ａ変換回路とを備えたことを特徴とするテレ
   ビジョン表示画面の輪郭強調回路。
3. （３）アナログ輝度信号を微分するアナログ微分回路と
   、 このアナログ微分回路の出力で所定周期のクロック信号
   を位相変調するクロック位相変調回路と、前記クロック
   信号に同期して前記アナログ輝度信号をディジタル輝度
   信号に変換するＡ／Ｄ変換回路と、 このＡ／Ｄ変換回路から出力されるディジタル輝度信号
   の時間軸を前記位相変調前のクロック信号の周期に対す
   る位相変調後のクロック信号の周期の比率倍伸縮しなが
   らこのディジタル輝度信号をアナログ輝度信号に変換す
   るＤ／Ａ変換回路とを備えたことを特徴とするテレビジ
   ョン表示画面の輪郭強調回路。