JPS6363285A - 映像信号処理回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は映像信号処理回路に係り、特に映像信号の立上
り及び立下りエツジの鮮鋭化を行なう処理回路に関する
。

従来の技術 第４図は従来の映像信号処理回路の一例のブ［１ツク系
統図を示づ。同図中、入力端子１に入来した映像信号ａ
は縦続接続された遅延線２及び３により夫々所定時間ず
つ遅延される。ここで、入力映像信号ａが第５図＜Ａ）
に示す如く急峻な立上りエツジを有する映像信号である
場合、遅延線２の出力映像信号す及び遅延線３の出力映
像信号Ｃも同様に第５図（Ａ）にｂ及びＣで示す如く急
峻な立上りエツジを有する。

演Ω回路４は上記遅延映像信号すから減衰器５によりレ
ベル調整された人力映像信号ａと、減衰：Ｓ６によりレ
ベル調整された遅延線３の出力遅延映像信号Ｃとを夫々
差し引いて第５図（Ａ）にｄで示す如ぎ映像信号を出力
する。この映像信号ｄは減衰器７によりレベル調整され
た後加算回路８に供給され、ここで原映像信号ａと同一
波形の遅延映像信号すと加算合成されて第５図（Ａ）に
ｅで示す如き波形の映像信号とされ、出力端子９へ出力
される。

この出力映像信号Ｃは原映像信号ａの立上りエツジ部を
より強調した波形をしており、画像のエツジ部分く輪郭
）が鮮鋭化される。

発明が解決しようとする問題点 しかるに、上記の従来回路は、入力映像信号が第５図（
［３）にａで示す如く、エツジ部が急峻でなく傾斜して
おり、立上り時間が長い波形の場合は、遅延線２，３の
各出力映像信号す、ｃ、演口回路４の出力映像信号ｄは
第５図（Ｂ）に示す如くになり、出力端子９へ出力され
る映像信号は第５図（Ｂ）にｅで示す如く、同図（Ｂ）
にａで示す原映像信号波形に対して立上りが多少強調さ
れるものの、立上りに要する時間はあまり小さくならな
いため、画像のエツジ部の鮮鋭化という点での効果が小
さいという問題点があった。

本発明は上記の点に鑑み、入力映像信８の帯域が狭く、
立上りや立下り時間が長い場合にも、良好にエツジが急
峻な波形の映像信号を得ることのできる映像信号処理回
路を捉供することを目的とする。

問題点を解決するための手段 本発明の映像信号処理回路は、入力映像信号のエツジ入
力時には所定レベル以上の第１のレベルとなり、少なく
ともエツジの直前又は直後の一方において所定レベル以
下の第２のレベルとなり、エツジ及びその近傍部分以外
の映像信号部分の入力時には所定レベルの制御信号を発
生する回路と、入力映像信号の時間軸を上記制御信号の
レベルに応じて可変して出力する時間軸可変手段とから
なる。

作用 入力映像信号は制御信号発生回路及び時間軸可変手段の
夫々に供給される。時間軸可変手段により、入力映像信
号はそのエツジ部分においては時ＩＢ軸を圧縮されて取
り出され、そのエツジ部分の直前及び直後の少なくとも
一方においては時間軸を伸長されて取り出され、それら
以外の映像信号部分においては時間軸の圧縮伸長を行な
われることなくそのままの時間軸で取り出される。

実施例 第１図は本発明の一実施例のブロック系統図を示す。同
図中、入力端子１０に入来した、例えば第２図ｆに示す
如き波形の入力映像信号は、遅延時間τの遅延線１１．
８延「１間２τの遅延線１２及び遅延時間での遅延線１
３が縦続接続されてなる回路に供給される一方、減わ回
路１４に供給され、ここで遅延線１３より取り出された
第２図にｉで示ず４τ遅延された映像信号と減算される
。

これにより、減算回路１４からは第２図にｊで示す信号
が取り出される。また、遅延線１１より取り出された第
２図に９で示す映像信号と、遅延線１２より取り出され
た同図にｈで示す映像信号とは減算回路１５により減痒
されて同図に２で示す如く、入力映像信号のエツジ部分
に対応した部分に発生され、かつ、エツジの傾斜方向に
対応した極性の三角波に変換される。

減算回路１４及び１５の山田力信号ｊ及び之は両波整流
回路１６及び１７を通して係数各（レベル調整器）１８
．１９に供給され、ここでレベル比を１：２にされて第
２図にｋ及びｍで示す如き信号とされて取り出される。

減→回路２０は上記の信号ｍから信号ｋを差し引く動作
を行なって、第２図にｎで示す如き信号を出力する。こ
の信号ｎは入力映像信号ｆのエツジ入力時には正極性の
三角波で、エツジの直前及び直後の両方において負極性
の三角波であり、エツジ及びその近傍部分以外の映像信
号入力時には正負両極性の三角波の中間レベル（センタ
ーレベル）となっている。

以上の回路によって制御電圧発生回路２１が構成されて
おり、減算回路２０からは上記信号ｎが制御電圧として
電圧制ａｌ１発撮器（ＶＣＯ）２３へ出力され、その発
振周期を可変制御する。■ＣＯ２３は信号ｎの直流レベ
ルが大きいとき発振周期が短くなり、信号ｎの直流レベ
ルが小さいときには発振周期が長くなるようにリニアに
変化するＶＣＯが使用される。このようなＶＣＯの例と
しては、例えばテレビジョン学会誌第３１巻第７号の５
６０　（４０）頁の図１（ａ）に丞されたものを使用で
きる。このＶＣＯ２３の出力信号はメモリ部３０内の後
述するチャージ・カップルド・デバイス（ＣＯＤ）２６
及び２７の読み出し用クロックパルスとして使用される
。

一方、入力映像信号ｆは制御電圧ｎとの時間合わせのた
めに、遅延線２２により時間２τ遅延されて第２図にＯ
で示す如き遅延映像信号とされた後、Ｃ０Ｄ２６及び２
７に夫々供給される。ＣＣＤ２６及び２７は１水平走査
期間（１Ｈ）の遅延映像信号Ｏを書き込まれた後、続＜
ＩＨにおいてこの書き込まれた映像信号を読み出す。ま
たＣＣＤ２６及び２７の一方が書き込み動作を行なって
いるときは、他方が読み出し動作を行なっており、１日
毎に交互に読み出し動作と書き込み動作とを行なう。

寸なわら、繰り返し周波数（１／２）ｆＨのスイッチン
グパルスにより切換ねるスイッチ回路２５．２８及び２
９のうち、スイッチ回路２５゜２８及び２９が夫々端子
２５Ｒ，２８Ｗ及び２９ａに接続されている１Ｈ期間は
ＶＣＯ２３の出力パルスがスイッチ回路２５を通してＣ
０Ｄ２６に読み出し用クロックパルスとして供給され、
その１Ｈ前にＣ０Ｄ２６に書き込まれていた映像信号を
読み出させる一方、発振器２４より取り出された一定周
期のパルスがスイッチ回路２８を通して書き込み用クロ
ックパルスとしてＣ０Ｄ２７に印加され、入力映像信号
ｆと同一波形の遅延映像信号０を書き込ませる。ここで
、ＣＣＤ２６及び２７の各段数と発振器２４の出力パル
スの周期とは１Ｈの遅延時間が得られる値に選定されで
ある。

また、ＶＣＯ２３の出力パルスの周期は制御電圧ｎＢセ
ンターレベルのとき発振器２４の出力パルスの周ｒｇ１
と同一になるように設定されている。

次の１Ｈ期間はスイッチ回路２５．２８及び２つが夫々
端子２５Ｗ、２８Ｒ及び２９ｂ側に切換接続され、今度
はＣ０Ｄ２６が次の１ＨＩＩ１１間の遅延映像信号０の
書き込み動作を行ない、かつ、Ｃ０Ｄ２７が１Ｈ前に書
き込んだ１日期間の映像信号をすべて読み出す。以下、
上記と同様の動作が１日毎に交互に繰り返され、スイッ
チ回路２９はＣＣＤ２６及び２７のうち常に読み出し動
作を行なっている方のＣＯＤの出力映像信号を、クロッ
クパルス周波数成分除去用低域フィルタ（ＬＰＦ）３１
を介して出力端子３２へ選択出力する。

ここで、前記したようにＶＣＯ２３の出力パルスの周期
は、ＣＣＤ２６及び２７の入ｆＪａｔ延映像信号０の立
上りエツジ及び立下りエツジのとぎには一勾き込み時よ
りも短い（傾斜の中央部分で最短となる）。このためＶ
ＣＯ２３の出力パルスにより読み出し動作を行なうＣ０
Ｄ２６．２７の出力映像信号の時間軸は入力遅延映像信
号０の時間軸が圧縮されたものとなる。一方、ＶＣＯ２
３の出力パルスの周期は上記映像信号Ｏの立上りエツジ
及び立下りエツジの各直前及び直後の期間で発撮嵩２４
の出力パルスのそれよりも長くなるので、Ｃ０Ｄ２６．
２７からは映像信号０は時間軸が伸長されて読み出され
る。ここで、この時間軸伸長昂はエツジでの時間軸圧縮
量と同一になるように選定されである。

また、上記以外のときはＶＣＯ２３の出力パルスの周期
は発振器２４の出力パルスの周期と同一となるので、入
力遅延映像信号０は時間軸の圧縮伸長は行なわれず、単
に１）］″！１延されてＣ０Ｄ２６．２７から読み出さ
れる。この結果、出力端子３２には第２図にｐで示す如
く、入力遅延映像信５０に比し立上りエツジ及び立下り
エツジが急峻とされた波形の映像信号が取り出されるこ
とになる。

ところで、本実施例では制御電圧ｎに対して読み出され
るべぎＣＣＤ２６．２７に占き込まれている映像情報は
、１日分だｔノ遅れているため、ライン相関のない絵柄
に関する映像信号の時間軸圧縮、伸長においては、制御
電圧ｎとＣＣＤ２６゜２７の記憶映像情報のエツジの仲
買とが対応しなくなり、エツジ補正（輪郭強調）が十分
に行なえないという問題点を生ずる。

第３図に示寸映録信号処理回路はこの問題点を解決する
伯の実施例で、同図中、第１図と同一構成部分には同一
符号を付し、その説明を省略する。

本実施例は制御電圧発生回路２１よりの制＠電圧を１Ｈ
ｎ延線３３により１Ｈ遅延してＶＣＯ２３に印加する。

これにより、遅延線２２よりメモリ部３０に供給される
映像信号と、ＶＣＯ２３よりメモリ部３０に印加される
クロックパルスとの時間関係は一致したものとなる。な
お、遅延線２２を省略して、１１１近延線３３の代りに
遅延時間（ＩＨ−２τ）の遅延回路を設けてもよい。

’、Ｅ　、Ｂ、上記の実施例では、Ｃ０Ｄ２６．２７に
対して一定の周期のクロックパルスで書き込／υだ後、
読み出し時にエツジ近傍及びエツジ部でクロック周期を
変えたが、本発明はこれに限定されるものではなく、書
き込み用クロックパルスの周期を、入力映像信号のエツ
ジの前後の近傍において短くし、エツジ部において長く
なるようにＶＣＯ２３を制御しくこのためには、ＶＣＯ
２３に前記制Ｗ電圧ｎを反転して印加すればよい。）、
読み出しは発振器２４の出力クロックパルスを使うよう
にしても、同様に所期の効果を奏し得る。この場合は、
１１」遅延′６３３による略１１」の時間合わせが不要
になるという利点がある。

また、内聞軸沖艮を行なうのは入力映像信号の直前及び
直後の一方のみでもよい。この場合も、時間軸圧縮量分
だ４５時間軸伸長し、全体での時間軸変動が無いように
する必要がある。更に、上記実施例では時間軸圧縮、伸
長手段としてＣＯＤを用いたが、これに限らずディジタ
ルメモリとその入出力側のＡＤ変換器、ＯＡ変換器とよ
りなる構成を用いてもよい。

発明の効果 上述の如く、本発明によれば、入力映像信号のエツジ部
分において時間軸を圧縮し、エツジの直前及び直後のい
ずれか一方又は両方において時間軸を伸長するようにし
たので、入力映像信号のエツジ部分が額かな傾斜をもつ
ようなものであっても、従来に比し良好にエツジ部分の
強調された映像信号を出力することができ、画像のエツ
ジ部をより鮮鋭化づることができる等の特長を有するも
のである。

【図面の簡単な説明】

第１図は本発明回路の一実施例を示すブロック系統図、
第２図は第１図図示ブロック系統中の動作説明用信局波
形図、第３図は本発明回路の他の実施例を示すブロック
系統図、第４図は従来回路の一例を示すブロック系統図
、第５図（Ａ）。 （Ｂ）（よ夫々第４図図示ブロック系統中の動作説明用
信号波形図である。 １０・・・映像信号入力端子、１１〜１３．２２・・・
遅延線、２１・・・制！１１電圧発生回路、２３・・・
電圧制御発振器（ＶＣＯ）　、２４・・・発振器、２６
．２７・・・Ｃ０Ｄ（チャージ・カップルド・デバイス
）、３０・・・メモリ部、３２・・・映像信号出力端子
。 特許出願人　日本ビクター株式会社 第２図 ８寺Ｐ＝ｔｌ　−一づｍ− 第５図

Claims (2)

【特許請求の範囲】
1. （１）入力映像信号が供給され、該入力映像信号のエッ
   ジ入力時には所定レベル以上の第１のレベルとなり、少
   なくとも該エッジの直前及び直後の一方において該所定
   レベル以下の第２のレベルとなり、該エッジ及びその近
   傍部分以外の映像信号部分の入力時には該所定レベルの
   制御信号を発生する回路と、 該入力映像信号及び該制御信号が夫々供給され、該制御
   信号が該第１のレベルのときは該入力映像信号の時間軸
   を圧縮して出力し、該第２のレベルのときは該時間軸を
   伸長し、該所定レベルのときは該時間軸の圧縮伸長を行
   なわないで映像信号を出力する時間軸可変手段とよりな
   り、 該時間軸可変手段よりエッジの強調された映像信号を取
   り出すよう構成したことを特徴とする映像信号処理回路
   。
2. （２）該時間軸可変手段は、一定周期の第１のクロック
   パルスを発振出力する発振器と、該制御信号レベルに応
   じて周期が変化する第２のクロックパルスを出力する可
   変周波数発振器と、該第１及び第２のクロックパルスの
   一方のクロックパルスにより該入力映像信号を書き込み
   、他方のクロックパルスにより書き込まれてある映像信
   号を読み出すメモリ部とよりなることを特徴とする特許
   請求の範囲第１項記載の映像信号処理回路。