JPH04169873A - デバイス試験装置および試験方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 集積回路等の被測定デバイスに対し各種の試験を行って
その良否を判定するた於のデバイス試験装置および試験
方法に関し、 被測定デバイスに対し新規の試験を行うためにリレー等
のハードウェアを追加する場合等にソフトウェア側の負
担を大きくしたり、独立して動作するリレー等の数がＩ
Ｃテスタ等からのリレー制御線の本数により制限された
りすることのないデバイス試験装置および試験方法を提
供することを巨的とし、 被測定デバイスに対し各種の試験を行って該被測定デバ
イスの良否を判定するための試験制御部と、該試験制御
部から供給されるテスト信号と組み合わせて前記被測定
デバイスを動作させる外付回路系と、該テスト信号およ
び前記外付回路系の前記被測定デバイスに対する接続状
態を切り替えて該被測定デバイスの試験測定系を形成す
るための切替部と、前記試験を行う際に前記試験制御部
から出力される前記試験の指定コードをもとに前記切替
部の切替動作を制御して前記指定コードが示すテスト信
号および外付回路系を選択する切替制御部とを備えるよ
うに構成し、あるいは、前記被測定デバイスに対し各種
の試験を行う際に該試験のモードに応じて特定のコード
を指定し、該指定されたコードをもとに生成される制御
信号により前記切替部を動作させて前記被測定デバイス
の試験測定系を設定し、該設定された試験測定系により
前記被測定デバイスを動作させてその良否を判定するよ
うにし、あるいは、前記切替制御部を、前記試験制御部
からの指定コードを解読して前記試験測定系の種別を示
すデコード信号を出力するデコーダと、該デコーダから
のデコード信号に基づき、前記切替動作を行うための制
御信号を論理和素子により生成する論理和回路とにより
構成し、あるいは、前記デコーダ方よび論理和回路を、
任意の組み合せが可能な複数種の論理素子からなるＰＬ
Ｄにより構成する。

〔産業上の利用分野〕

本発明は集積回路等の被測定デバイスに対し各種の試験
を行ってその良否を判定するためのデバイス試験装置お
よび試験方法に関する。

近年、ＬＣ共振回路等の種々の外付回路と共に用いられ
る高機能の集積回路（例えば、ＰＬＬ回路）の開発が盛
んに行われている。さらに、この種の集積回路を他社に
先んじて早期に製品化するためには、人手をかけずに短
期間で効率良く開発することが要求される。このため、
上記集積回路の出荷段階等における各種の試験について
も、短時間で開発を完了させる必要が生じてくる。これ
らの試験の中には、集積回路単体での特性測定の他に、
各集積回路毎に有する特殊機能を確認するために外付回
路と組み合わせた状態で行われる特性測定も含まれてい
る。

本発明は上記各種の試験の開発を効率良く行うための一
方策について言及するものである。

〔従来の技術〕

第５図は従来のデバイス試験装置の一例を示す回路図で
ある。ただし、ここでは、集積回路等の被測定デバイス
７の出荷段階等において測定ボード上に搭載された被測
定デバイス７　（ＯＵＴ　（Ｄｅｖｉｃｅｕｎｄｅｒ　
Ｔｅ５ｔ）　　ともよばれる）に対し３種の試験を行う
場合を代表して説明することとする。

第５図においては、上記被測定デバイスに対し各種の試
験を行ってこの被測定デバイス７が良品か否かを判定す
るための試験制御部ｌが設けられている。この試験制御
部ｌは、通常、ＣＰＵを有するＩＣテスタから構成され
る。このＩＣテスタ内のソフトウェアにより予め作成さ
れた試験プログラムに従いＣＰＵから被測定デバイス７
にテスト信号Ｓｔ　（または特殊機能テスト信号Ｓｔ′
）を供給すれば、上記被測定デバイス７の試験を自動的
に行うことができる。なお、被測定デバイス７に印加す
る電源電圧ＶｄもＩＣテスタから供給される。さらに、
上記被測定デバイス７には共振回路８やコンデンサ９等
の外付回路系が接続されている。これらの外付回路系は
、上記テスト信号Ｓｔ　と組み合わせて被測定デバイス
７を動作させるために必要なものである。さらに、上記
測定ボード上には、被測定デバイス７と共に３つのリレ
ーｒｌ、ｒ２およびｒ３からなる切替部が配置されてい
る。上記の試験制御部１、外付回路系および切替部によ
りデバイス試験装置が構成される。

この従来のデバイス試験装置を用いて各種の試験を行う
際は、試験制御部１内の試験プログラム中からリレー制
御線にリレー切替用の制御信号Ｓｒｌ’Ｓ＋１およびＳ
ｒ３を供給することにより、テスト信号Ｓ、および外付
回路系の被測定デバイス７に対する接続状態を切り替え
ていた。このようにすれば、各試験の目的に応じてリレ
ーｒｌ。

ｒ２およびｒ３のオン／オフ状態を選択し、所望の試験
測定系を構成することができる。例えば、第６図〜第８
図においては、３つのリレーｒｌ。

ｒ２およびｒ３のオン／オフ状態の組み合せにより３種
の試験測定系が構成されている。なお、この場合、各す
Ｉノーがオフ状態のときはその接点がテスト信号Ｓｔ側
にあり、オン状態のときはその接点が特殊機能テスト信
号Ｓｔ’側（ｒｌの接点）または外付回路系側（ｒ２お
よびｒ３の接点）にあるものとする。

さらに具体的に説すすると、第６図の第１の試験測定系
においては、リレーｒｌ、ｒ２およびｒ３のいずれもオ
フ状態になっており、被測定デバイス７にディジタルの
テスト信号Ｓｔが供給されて導通チエツク等が行われる
。また、第７図の第２の試験測定系においては、リレー
ｒ２のみがオン状態になって共振回路８が被測定デバイ
ス７に接続されており、この被測定デバイス７内の発振
器（○ＳＣと表示）１７の中心発振周波数の測定等が行
われる。さらにまた、第８図の第３の試験測定系におい
ては、リレーｒ１・ｒ２およびｒ３のいずれもオン状態
になってアナログの特殊機能テスト信号Ｓｔ′と共振回
路８とコンデンサ９とが被測定デバイス７に接続されて
おり、この被測定デバイス７内のＰＬＬ回路２７（ＰＤ
は位相検出器、ＡＭＰは増幅器を示す）の動作確認等が
行われる。

〔発明が解決しようとする課題〕

上記のとおり、従来のデバイス試験装置を用いて集積回
路等の被測定デバイス７の試験を行う場合、これらの各
試験の目的に応じてＩＣテスタ等の試験プログラム（ソ
フトフェア）によりリレー等のオン／オフ切替動作を制
御して所望の試験測定系を構成するようにしていた。

したがって、上記被測定デバイス７の試験方法を改良し
たり、新しい試験方法を追加したりする場合には、試験
測定系が変更となったり新たに必要となったりし、リレ
ー等のハードウェアを追加・変更しなければならないケ
ースが生じてくる。このときに、リレー制御用の試験プ
ログラムも変えなければならず、ハードウェアの変更が
ソフトウェアにも影響を及ぼすことになる。このたｔ１
被測定デバイス７の機能が複雑になるに従ってソフトウ
ェア側の負担が大きくなり、試験プログラム作成上の誤
りを起こし易くなるという問題が発生する。さらに、こ
の場合、独立して動作し得るリレー等の数がＩＣテスタ
からのリレー制御線の本数、すなわち出力端子数（例え
ば、３０本）により制限されてしまうので、複雑な機能
を有する被測定デバイス７のすべての試験が充分に行え
ないという問題も発生する。

本発明は上記問題点に鑑みてなされたものであり、集積
回路等の被測定デバイスに対し新規の試験を行うために
リレー等のハードウェアを追加する場合等にソフトウェ
ア側の負担を大きくしたり、独立して動作するリレー等
の数がＩＣテスタ等からのリレー制御線の本数により制
限されたりすることのないデバイス試験装置および試験
方法を提供することを目的とするものである。

〔課題を解決するたｔの手段〕

第１図は本発明の原理構成を示すフローチャートである
。なお、前述した構成要素と同様のものについては、同
一の参照番号を付して表す。

第１図に示すように、本発明のデバイス試験装置は、被
測定デバイス７に対し各種の試験を行って該被測定デバ
イス７の良否を判定するための試験制御部ｌと、該試験
制御部１から供給されるテスト信号Ｓｔと組み合わせて
前記被測定デバイス７を動作させる外付回路系２と、該
テスト信号Ｓｔふよび前記外付回路系２の前記被測定デ
バイス７に対する接続状態を切り替える切替部３とを有
し、前記試験を行う際に前記試験制御部１から出力され
る前記試験の指定コードをもとに前記切替部３の切替動
作を制御して前記指定コードが示すテスト信号Ｓ、およ
び外付回路系２を選択する切替制御部４を備えている。

あるいは、第１図の試験制御部１、外付回路系２および
切替部３を含むデバイス試験装置を用いた本発明のデバ
イス試験方法においては、前記被測定デバイス７に対し
各種の試験を行う際に該試験のモードに応じて特定のコ
ードを指定し、該指定されたコードをもとに生成される
制御信号により前記切替部３を動作させて前記被測定デ
バイス７の試験測定系を設定し、該設定された試験測定
系により前記被測定デバイス７を動作させてその良否を
判定している。

さらに好ましくは、本発明のデバイス試験装置における
切替制御部４は、前記試験制御部１からのコードを解読
して前記試験測定系の種別を示すデコード信号を出力す
るデコーダと、該デコーダからのデコード信号に基づき
、前記切替動作を行うための制御信号を論理和素子によ
り生成する論理和回路６とを具備している。

さらに好ましくは、前記デコーダ部および論理和回路は
、任意の組み合せが可能な複数種の論理素子からなるＰ
　Ｌ　Ｄ（Ｐｒｏｇｒａｍｍａｂｌｅ　Ｌｏｇｉｃ　Ｄ
ｅｖｉｃｅ）により実現される。

〔作　用〕

本発明のデバイス試験装置においては、ＩＣテスタ等の
試験制御部１から外部の切替制御部４に対して試験測定
系の指定コードを入力すれば、上記切替制御部４から切
替部３内のリレー等のオン／オフ切替動作用の制御信号
が出力される。すなわち、上記試験制御部１からリレー
制御線に制御信号を供給することなく２進数の指定コー
ドを送出するのみで、切替部３内のリレー等が動作して
上記指定コードに応じた試験測定系が設定される。

したがって、被測定デバイス７に対して別モードの試験
を行うためにリレー等のハードウェアを追加する場合で
も、切替制御部４の論理和回路等における論理素子（論
理ゲート）の追加により対応することができるので、試
験制御部１内のソフトウェアに影響を及ぼすことはなく
なる。さらに、上記切替制御部４をＰＬＤにより構成す
れば、複数の論理ゲートの組み合せによりリレー等の動
作パターンを容易に書き込むことができる。なお、上記
切替制御部４の代わりに試験制御部１の外部の周辺機器
等にリレー切替制御の役割を持たせることも可能である
。

さらに、試験制御部１から出力される指定コードは２進
数で表示されるために、その数はリレー制御線の本数よ
りもずっと少なくて済むので、従来（第５図）と異なり
、独立して動作するリレーの数がＩＣテスタ等の試験制
御部１の出力端子数により制限されるおそれもなくなる
。

かくして、本発明では、集積回路等の被測定デバイスに
対し新規の試験を行うためにリレー等のハードウェアを
追加する場合等にソフトウェア側の負担を従来よりも軽
減したり、独立して動作するリレー等の数がＩＣテスタ
等からのリレー制御線の本数により制限されるのを防止
したりすることが可能となる。

〔実施例〕

第２図は本発明の一実施例を示すブロック図である。こ
こでは、試験制御部１は、ＣＰＵＩＩを有するＩＣテス
タ１０により構成される。さらに、切替部３として、多
数のリレーが配列されたリレー群３０を測定ボード上に
取り付けている。

さらに、切替制御部４は、ＩＣテスタ１０からの指定コ
ードを解読して試験測定系の種別を示すデコード信号を
出力するデコーダ５と、このデコーダ５からのデコード
信号に基づき、リレー群３０の制御信号を少なくとも１
個以上の論理和素子により生成する論理和回路６とから
構成される。もし、被測定デバイス７に対し試験を行う
際にこの試験を行うための試験測定系の指定コードを２
進数によりＩＣテスタ１０からデコーダ５に入力すれば
、上記試験測定系の番号がデコード信号として出力され
る。したがって、ＩＣテスタ１０の指定コード出力用の
端子がＮ個あれば、２Ｎ通りのデコード信号が出力され
るので、２９通りの試験測定系を設定することが可能で
あり、ＩＣテスタ１０からの制御信号（指定コード）の
数は従来よりもずっと少なくて済む。さらに、論理和回
路６においては、被測定デバイス７の各試験のモードに
応じてリレーのオン／オフ切替動作用の制御信号を論理
和素子により生成し、これらの制御信号を各リレーに供
給してテスト信号Ｓ、および外付回路系２を選択し、目
的とする試験測定系を設定している。この場合、デコー
ダ５は被測定デバイス７に依存しない回路であるが、論
理和回路６は上記被測定デバイス７毎に準備する必要が
ある。ただし、上記論理和回路６は単純な論理和素子に
より容易に構成することができるので、新しい動作パタ
ーンのリレーを追加した場合に、このリレーに対して１
つの論理和素子を追加しさえすれば、ＩＣテスタ１０内
のソフトウェアの変更をすることなく迅速な対応が可能
となる。

第３図は第２図の具体例を示す回路図である。

ここでは、被測定デバイス７に対し３種の試験を行う場
合の回路構成を例示することとする。なお、上記３種の
試験を行うための試験測定系は前述の第６図〜第８図と
同じものであるとする。

第３図においては、３桁の指定コードＤ。−Ｄ２がデコ
ーダ５に入力されるので、このデコーダ５から８通り（
２３＝８）のデコード信号が出力される。これらのデコ
ーダ信号８０〜Ｓ７のレベルは“Ｈ”（）Ｉｉｇｈ）ま
たは“Ｌ”（Ｌｏｗ）　になっており、“Ｈ”のデコー
ダ信号が試験測定系の番号に対応している。すなわち、
Ｓ２が“Ｈ″のときは論理和回路６によりリレー群中の
１つのリレーｒ２がオン状態になって第２の試験測定系
が構成され、かつ、Ｓ３が“Ｈ″のときは上記論理和回
路６によりすべてのリレーｒｌ、ｒ２およびｒ３がオン
状態になって第３の試験測定系が構成されることを示し
ている。なお、第１の試験測定系を構成する場合には、
リレー群中のいずれのリレーもオフ状態のままでよいの
で、デコード信号を論理和回路６に接続しないこととす
る。さらに詳しく説明すると、第２および第３の試験測
定系を構成するときにはリレーｒ２がオン状態になるた
めに、デコード信号Ｓ２．Ｓ３を入力とする論理和素子
が上記リレーｒ２に接続されている。また一方で、リレ
ーｒ１．ｒ３は、第３の試験測定系を構成するときにい
ずれもオン状態になるために、入力が１つのデコーダ信
号Ｓ３のみになって論理和素子を省略することができる
。

上記具体例では、論理和回路６を１つの論理和素子のみ
により構成しているが、被測定デバイス７の試験の種類
に応じて複数の論理和素子を容易に追加することが可能
となる。すなわち、ソフトウェアにより試験プログラム
を変更しなくとも論理和素子やリレー等のハードウェア
を変更するのみで対応することができるので、ソフトウ
ェア側をハードウェア側から完全に切り分けてプログラ
ム作成上の誤り等を防止することが可能となる。

第４図は本発明の他の実施例を示すブロック図である。

ここでは、第２図のデコーダ５および論理和回路６をＰ
ＬＤ１４により実現している。このＰＬＤ１４は、論理
和素子や論理積素子等の複数種の論理素子をランダムに
配列して構成したものであり、これらの論理素子を選択
することによって任意の制御信号を生成することができ
る。この場合は、新規の試験を行う際に外部からの信号
により論理素子の組み合せを予め変更するのみで所望の
試験測定系を構成することが可能となる。しだがって、
前記実施例（第２図）のように論理和素子を新たに追加
する必要がなくなって部品点数および接続線本数の節減
が図れる。

〔発明の効果〕

以上説明したように本発明によれば、集積回路等の被測
定デバイスに対し新規の試験を行う場合等に、ソフトウ
ェアに影響を与えることなくリレーや論理素子等のハー
ドウェアを追加するのみで対応することができるので、
ソフトウェア側とハードウェア側の独立性が高まり、デ
バイス試験装置および試験方法に対する双方の効率的な
開発が可能となる。さらに、独立して動作するリレー等
の数がＩＣテスタ等からのリレー制御線の本数により制
限されることはないので、今後ますます複雑化する被測
定デバイスのすべての試験を漏れなく行ってその良否を
適格に判定することが可能となる。

【図面の簡単な説明】

第１図は本発明の原理構成を示すブロック図、第２図は
本発明の一実施例を示すブロック図、第３図は第２図の
具体例を示す回路図、第４図は本発明の他の実施例を示
すブロック図、第５図は従来のデバイス試験装置の一例
を示す回路図、 第６図は第５図において第１の試験測定系を構成した状
態を示す図、 第７図は第５図において第２の試験測定系を構成した状
態を示す図、 第８図は第５図において第３の試験測定系を構成した状
態を示す図である。 図において、 １・・・試験制御部、　　　２・・・外付回路系、３・
・・切替部、　　　　　４・・・切替制御部、５・・・
デコーダ、　　　　６・・・論理和回路、７・・・被測
定デバイス、　１４・・・ＰＬＤ０第２図の具体例を示
す回路図 第５図において第１の試験測定系を構成した状態を示す
国策６図 第５図において第２の試験測定系を構成した状態を示す
図ノ＝ミー’ｚｒ７′ｌ

Claims (1)

1. 【特許請求の範囲】 １、被測定デバイス（７）に対し各種の試験を行って該
   被測定デバイス（７）の良否を判定するための試験制御
   部（１）と、 該試験制御部（１）から供給されるテスト信号（Ｓ＿ｔ
   ）と組み合わせて前記被測定デバイス（７）を動作させ
   る外付回路系（２）と、 該テスト信号（Ｓ＿ｔ）および前記外付回路系（２）の
   前記被測定デバイス（７）に対する接続状態を切り替え
   て該被測定デバイス（７）の試験測定系を構成するため
   の切替部（３）とを有するデバイス試験装置において、 前記試験を行う際に前記試験制御部（１）から出力され
   る前記試験の指定コードをもとに前記切替部（３）の切
   替動作を制御して前記指定コードが示すテスト信号（Ｓ
   ＿ｔ）および外付回路系（２）を選択する切替制御部（
   ４）を備えることを特徴とするデバイス試験装置。 ２、請求項１記載の試験制御部（１）、外付回路系（２
   ）および切替部（３）を含むデバイス試験装置を用いた
   デバイス試験方法であって、前記被測定デバイス（７）
   に対し各種の試験を行う際に該試験のモードに応じて特
   定のコードを指定し、 該指定されたコードをもとに生成される制御信号により
   前記切替部（３）を動作させて前記被測定デバイス（７
   ）の試験測定系を設定し、 該設定された試験測定系により前記被測定デバイス（７
   ）を動作させてその良否を判定することを特徴とするデ
   バイス試験方法。 ３、前記切替制御部（４）が、 前記試験制御部（１）からの指定コードを解読して前記
   試験測定系の種別を示すデコード信号を出力するデコー
   ダ（５）と、 該デコーダ（５）からのデコード信号に基づき、前記切
   替動作を行うための制御信号を論理和素子により生成す
   る論理和回路（６）とを具備する請求項１記載のデバイ
   ス試験装置。 ４、前記デコーダ（５）および論理和回路（６）を、任
   意の組み合せが可能な複数種の論理素子からなるＰＬＤ
   （１４）により実現する請求項３記載のデバイス試験装
   置。