JPH0324682B2 - - Google Patents
Info
- Publication number
- JPH0324682B2 JPH0324682B2 JP57012165A JP1216582A JPH0324682B2 JP H0324682 B2 JPH0324682 B2 JP H0324682B2 JP 57012165 A JP57012165 A JP 57012165A JP 1216582 A JP1216582 A JP 1216582A JP H0324682 B2 JPH0324682 B2 JP H0324682B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- sequencer
- control
- sequencers
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Program-control systems
- G05B19/02—Program-control systems electric
- G05B19/04—Program control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
- G05B19/052—Linking several PLC's
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/10—Plc systems
- G05B2219/12—Plc mp multi processor system
- G05B2219/1208—Communication, exchange of control, I-O data between different plc
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/10—Plc systems
- G05B2219/15—Plc structure of the system
- G05B2219/15017—Optical fiber
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Programmable Controllers (AREA)
Description
【発明の詳細な説明】
この発明は制御システムに関するものである。
従来の小型シーケンサでは、被制御機器の制御
入出力点数が多く、１台では足りずに複数台数で
被制御機器を制御する場合、例えば、被制御機器
のリミツトスイツチ信号X1を内部のプログラム
でシーケンサ１，２，３が使つている場合、リミ
ツトスイツチ信号X1はシーケンサ１，２，３の
３台の入力端子へ接続しなければならない。ま
た、一つのシーケンサの演算結果を他のシーケン
サが使う場合は、演算結果を出力端子に出力し、
その出力端子を演算結果を必要とするシーケンサ
の入力端子に接続しなければならない。
入出力点数が多く、１台では足りずに複数台数で
被制御機器を制御する場合、例えば、被制御機器
のリミツトスイツチ信号X1を内部のプログラム
でシーケンサ１，２，３が使つている場合、リミ
ツトスイツチ信号X1はシーケンサ１，２，３の
３台の入力端子へ接続しなければならない。ま
た、一つのシーケンサの演算結果を他のシーケン
サが使う場合は、演算結果を出力端子に出力し、
その出力端子を演算結果を必要とするシーケンサ
の入力端子に接続しなければならない。
このように、従来の小型シーケンサを複数台使
つて一つの設備を動かす場合、入力や出力の使用
効率が悪くなり、拡張性に欠けるという問題があ
つた。
つて一つの設備を動かす場合、入力や出力の使用
効率が悪くなり、拡張性に欠けるという問題があ
つた。
一方、大型シーケンサ１台で設備を制御する場
合、制御部分が故障すると設備全体がダウンして
しまうという欠点や、リミツトスイツチやソレノ
イドバルブ等への入出力信号線を全部１個所まで
引つ張つてこなければならない。また、大型であ
るため、配置場所も広くとる等の欠点があつた。
合、制御部分が故障すると設備全体がダウンして
しまうという欠点や、リミツトスイツチやソレノ
イドバルブ等への入出力信号線を全部１個所まで
引つ張つてこなければならない。また、大型であ
るため、配置場所も広くとる等の欠点があつた。
したがつて、この発明の目的は、入出力信号線
の配線距離を短くできるとともに信頼性を高くで
き、しかも入出力の使用効率が高く拡張性に富ん
だ制御システムを提供することである。
の配線距離を短くできるとともに信頼性を高くで
き、しかも入出力の使用効率が高く拡張性に富ん
だ制御システムを提供することである。
この発明は、入出力点数の少ない複数台の小型
シーケンサがそれぞれの制御データを相互に伝送
し合つて、他のシーケンサの制御データをそれぞ
れのシーケンサがユーザプログラムの中で自由に
使えるようにすることにより、小型シーケンサで
ありながら大型シーケンサと同じような入出力点
数が扱えるような拡張性を持たせ、かつデータ伝
送を延ばすことにより分散処理を可能にして入出
力信号線の配線距離を短かくし、さらに複数台の
小型シーケンサを使用することにより信頼性を高
めようとするものである。このために、この発明
の制御システムは、複数のシーケンサの各々が順
次入力データおよび出力データを含む自身の制御
データをシリアルデータ伝送路を通して他の全て
のシーケンサに伝送するとともに自身の制御デー
タおよびシリアルデータ伝送路を通して伝送され
た他の全てのシーケンサからの制御データを制御
データメモリの対応する場所に格納し、シーケン
サ制御部が制御データメモリの内容に基づいて出
力データをパラレルデータバスに送り出すように
している。
シーケンサがそれぞれの制御データを相互に伝送
し合つて、他のシーケンサの制御データをそれぞ
れのシーケンサがユーザプログラムの中で自由に
使えるようにすることにより、小型シーケンサで
ありながら大型シーケンサと同じような入出力点
数が扱えるような拡張性を持たせ、かつデータ伝
送を延ばすことにより分散処理を可能にして入出
力信号線の配線距離を短かくし、さらに複数台の
小型シーケンサを使用することにより信頼性を高
めようとするものである。このために、この発明
の制御システムは、複数のシーケンサの各々が順
次入力データおよび出力データを含む自身の制御
データをシリアルデータ伝送路を通して他の全て
のシーケンサに伝送するとともに自身の制御デー
タおよびシリアルデータ伝送路を通して伝送され
た他の全てのシーケンサからの制御データを制御
データメモリの対応する場所に格納し、シーケン
サ制御部が制御データメモリの内容に基づいて出
力データをパラレルデータバスに送り出すように
している。
以下、この発明の実施例を図面に基づいて説明
する。
する。
この制御システムは、第１図に示すように、シ
リアルデータを光信号に変換してシリアルデータ
伝送路である光フアイバOFに送り出す光信号出
力部OUTと、光フアイバOFから送られてきたシ
リアルデータを電気信号に変換する光信号入力部
INを持つ複数のシーケンサPC1〜PCoからなり、
１台のシーケンサ、例えばPC1の光信号出力部
OUTとつぎのシーケンサPCoの光信号入力部IN
とを光フアイバOFで接続し、シーケンサPC1〜
PCoを光フアイバOFで環状に接続している。そ
して、シーケンサPC1〜PCoの各々は、内部の制
御データメモリにシリアルデータ伝送系に接続で
きる数に相当する第２図に示すようなシーケンサ
PC1〜PCoの制御データ領域を持ち、実際の稼働
時は、第３図に示すように、ユーザプログラムの
実行→演算結果の出力→入力信号取込み→各シー
ケンサPC1〜PCoの制御データの伝送、受信→の
ステツプをエンドレスで繰り返す。この場合、制
御データとは、各シーケンサPC1〜PCoの入力信
号、出力信号、数値データ等の等のユーザのシー
ケンサプログラムの使用される信号を言う。
リアルデータを光信号に変換してシリアルデータ
伝送路である光フアイバOFに送り出す光信号出
力部OUTと、光フアイバOFから送られてきたシ
リアルデータを電気信号に変換する光信号入力部
INを持つ複数のシーケンサPC1〜PCoからなり、
１台のシーケンサ、例えばPC1の光信号出力部
OUTとつぎのシーケンサPCoの光信号入力部IN
とを光フアイバOFで接続し、シーケンサPC1〜
PCoを光フアイバOFで環状に接続している。そ
して、シーケンサPC1〜PCoの各々は、内部の制
御データメモリにシリアルデータ伝送系に接続で
きる数に相当する第２図に示すようなシーケンサ
PC1〜PCoの制御データ領域を持ち、実際の稼働
時は、第３図に示すように、ユーザプログラムの
実行→演算結果の出力→入力信号取込み→各シー
ケンサPC1〜PCoの制御データの伝送、受信→の
ステツプをエンドレスで繰り返す。この場合、制
御データとは、各シーケンサPC1〜PCoの入力信
号、出力信号、数値データ等の等のユーザのシー
ケンサプログラムの使用される信号を言う。
シーケンサPC1〜PCoの各々は、具体的には第
４図に示すように、光信号入力部INと光信号出
力部OUTとシーケンサ制御部SCと入力信号変換
部CVIと出力信号変換部CVOとこれらを接続す
るデータバスDBと読み取り信号RD，RD′および
書き込み信号WT，WT′とからなるシーケンサ基
本ユニツトU1と、入力信号変換部CVI′と出力信
号変換部CVO′とからなりシーケンサ基本ユニツ
トU1と近接配置したシーケンサ入出力拡張ユニ
ツトU2とで構成され、このシーケンサ入出力拡
張ユニツトU2は図では１個であるが、複数個接
続可能である。
４図に示すように、光信号入力部INと光信号出
力部OUTとシーケンサ制御部SCと入力信号変換
部CVIと出力信号変換部CVOとこれらを接続す
るデータバスDBと読み取り信号RD，RD′および
書き込み信号WT，WT′とからなるシーケンサ基
本ユニツトU1と、入力信号変換部CVI′と出力信
号変換部CVO′とからなりシーケンサ基本ユニツ
トU1と近接配置したシーケンサ入出力拡張ユニ
ツトU2とで構成され、このシーケンサ入出力拡
張ユニツトU2は図では１個であるが、複数個接
続可能である。
光信号入力部INおよび光信号出力部OUTは前
述のとおりである。
述のとおりである。
シーケンサ制御部SCは、光信号入力部INから
のシリアルデータ入力信号を受けるとともに、シ
リアルデータ出力信号を光信号出力部OUTへ出
し、また、ユーザの外部機器制御用シーケンスプ
ログラムやシーケンサ自体を制御するプログラム
や第２図に示す各シーケンサPC1〜PCoの制御デ
ータを記憶するメモリを持ち、他のシーケンサと
制御データのやりとり、入力信号変換部CVI，
CVI′、出力信号変換部CVO，CVO′とのデータの
やりとり等を制御する。
のシリアルデータ入力信号を受けるとともに、シ
リアルデータ出力信号を光信号出力部OUTへ出
し、また、ユーザの外部機器制御用シーケンスプ
ログラムやシーケンサ自体を制御するプログラム
や第２図に示す各シーケンサPC1〜PCoの制御デ
ータを記憶するメモリを持ち、他のシーケンサと
制御データのやりとり、入力信号変換部CVI，
CVI′、出力信号変換部CVO，CVO′とのデータの
やりとり等を制御する。
入力信号変換部CVI，CVI′は、近接配置した
外部の制御機器からの複数の信号を内部のIC信
号レベルに変換してシーケンサ制御部SCからの
読み取り信号RD，RD′でパラレルデータバスDB
上に外部の制御機器からの信号を出力する。
外部の制御機器からの複数の信号を内部のIC信
号レベルに変換してシーケンサ制御部SCからの
読み取り信号RD，RD′でパラレルデータバスDB
上に外部の制御機器からの信号を出力する。
出力信号変換部CVOは、シーケンサ制御部SC
からの書き込み信号WT，WT′でパラレルデータ
バスDB上の内容を記憶し、そのIC信号レベルの
記憶内容を外部の制御機器の負荷を制御できるレ
ベルに変換して複数の外部負荷を制御する。
からの書き込み信号WT，WT′でパラレルデータ
バスDB上の内容を記憶し、そのIC信号レベルの
記憶内容を外部の制御機器の負荷を制御できるレ
ベルに変換して複数の外部負荷を制御する。
つぎに、この制御システムの動作を第５図Ａ，
Ｂに示すようなシーケンス制御の例について説明
する。
Ｂに示すようなシーケンス制御の例について説明
する。
第１図のシーケンサPC1に第５図Ａに示すプロ
グラムを入れ、入力信号X10と出力信号Y1を外部
機器に第４図に示す入力信号変換部CVIと出力信
号変換部CVOとをそれぞれ介して接続し、シー
ケンサPC2に第５図Ｂに示すプログラムを入れ、
入力信号X100と出力信号Y101，Y102を第４図に示
す入力信号変換部CVIと出力信号変換部CVOを
介して外部機器に接続している。
グラムを入れ、入力信号X10と出力信号Y1を外部
機器に第４図に示す入力信号変換部CVIと出力信
号変換部CVOとをそれぞれ介して接続し、シー
ケンサPC2に第５図Ｂに示すプログラムを入れ、
入力信号X100と出力信号Y101，Y102を第４図に示
す入力信号変換部CVIと出力信号変換部CVOを
介して外部機器に接続している。
この状態で第３図に示すような稼働状態の時、
第３図のタイミングT3で、シーケンサPC1，PC2
はそれぞれ入力信号変換部CVIから外部機器の信
号を取り込む。もちろん、シーケンサPC1は入力
信号X10を、シーケンサPC2は入力信号X100をシ
ーケンサ制御部SCの第２図に示すそれぞれの制
御データ領域に書き込む。
第３図のタイミングT3で、シーケンサPC1，PC2
はそれぞれ入力信号変換部CVIから外部機器の信
号を取り込む。もちろん、シーケンサPC1は入力
信号X10を、シーケンサPC2は入力信号X100をシ
ーケンサ制御部SCの第２図に示すそれぞれの制
御データ領域に書き込む。
つぎに、タイミングT4で、各シーケンサPC1〜
PCoは第２図の自分の制御データを送り出す。た
とえばシーケンサPC1は、第２図のPC1制御デー
タ領域のメモリ内容（タイミングT3で読み込ん
だ入力信号X10のデータやタイミングT1で演算さ
れてタイミングT2で書き込みされた出力信号Y1
のデータを含む）を光信号に変換して光フアイバ
OFに送り出す。この時、他のシーケンサPC2〜
PCoは、送られてくるシーケンサPC1の制御デー
タをそれぞれのシーケンサPC2〜PCoが持つてい
る第２図に示す制御データメモリのPC1制御デー
タ領域に書き込む。
PCoは第２図の自分の制御データを送り出す。た
とえばシーケンサPC1は、第２図のPC1制御デー
タ領域のメモリ内容（タイミングT3で読み込ん
だ入力信号X10のデータやタイミングT1で演算さ
れてタイミングT2で書き込みされた出力信号Y1
のデータを含む）を光信号に変換して光フアイバ
OFに送り出す。この時、他のシーケンサPC2〜
PCoは、送られてくるシーケンサPC1の制御デー
タをそれぞれのシーケンサPC2〜PCoが持つてい
る第２図に示す制御データメモリのPC1制御デー
タ領域に書き込む。
シーケンサPC1の制御データの伝送が終了する
と、つぎのシーケンサPC2の制御データ伝送が始
まる。この際のデータの伝送終了の検出は、伝送
制御データの最後に終了コマンドを送つて検出し
たり、あるいは伝送の開始前に伝送データ数を伝
送して各受信シーケンサがそのデータ数を数えて
データ伝送の終了を検出したりする方法がある。
と、つぎのシーケンサPC2の制御データ伝送が始
まる。この際のデータの伝送終了の検出は、伝送
制御データの最後に終了コマンドを送つて検出し
たり、あるいは伝送の開始前に伝送データ数を伝
送して各受信シーケンサがそのデータ数を数えて
データ伝送の終了を検出したりする方法がある。
このようにして、シーケンサPC2も自分の制御
データを第２図に示す自分の制御データメモリか
ら同じく光フアイバOFに送り出す。この時、他
のシーケンサPC1，PC3〜PCoは各自の制御デー
タメモリのPC2の制御データ領域に送られてくる
シーケンサPC2の制御データ（X100，Y101，Y102
を含む）を書き込む。
データを第２図に示す自分の制御データメモリか
ら同じく光フアイバOFに送り出す。この時、他
のシーケンサPC1，PC3〜PCoは各自の制御デー
タメモリのPC2の制御データ領域に送られてくる
シーケンサPC2の制御データ（X100，Y101，Y102
を含む）を書き込む。
このようにして、各シーケンサPC1〜PCoの制
御データ伝送を順番に行ない、それが完了する
と、第２図に示す各シーケンサの制御データメモ
リの内容は全部同じになり第３図のタイミング
T1で各シーケンサPC1〜PCoがそれぞれのプログ
ラムメモリに書き込まれているユーザプログラム
を実行する。それが終了すると、第３図のタイミ
ングT2でその結果の出力データを各シーケンサ
PC1〜PCoの出力信号変換器CVOにパラレルデー
タバスDBを通して書き込み、外部機器を制御す
る。
御データ伝送を順番に行ない、それが完了する
と、第２図に示す各シーケンサの制御データメモ
リの内容は全部同じになり第３図のタイミング
T1で各シーケンサPC1〜PCoがそれぞれのプログ
ラムメモリに書き込まれているユーザプログラム
を実行する。それが終了すると、第３図のタイミ
ングT2でその結果の出力データを各シーケンサ
PC1〜PCoの出力信号変換器CVOにパラレルデー
タバスDBを通して書き込み、外部機器を制御す
る。
このタイミングT1で第５図Ａ，Ｂに示すユー
ザプログラムがシーケンサPC1，PC2で実行され
る。すなわち、シーケンサPC1では、タイミング
T3で取り込んだ入力信号X10を出力信号Y1に書き
込む。シーケンサPC2では、タイミングT3で入力
信号X100を取り込み、タイミングT4で伝送され
てきた入力信号X10や前回のユーザプログラム実
行により書き込まれてタイミングT4で伝送され
てきた出力信号Y1やタイミングT3て取り込んだ
入力信号X100を使つて第５図Ｂで示されるユーザ
プログラムを実行し、入力信号X10とX100とのア
ンド結果を出力信号Y101に書き込み、シーケンサ
PC1の出力信号Y1をシーケンサPC2の出力信号
Y102に書き込む。
ザプログラムがシーケンサPC1，PC2で実行され
る。すなわち、シーケンサPC1では、タイミング
T3で取り込んだ入力信号X10を出力信号Y1に書き
込む。シーケンサPC2では、タイミングT3で入力
信号X100を取り込み、タイミングT4で伝送され
てきた入力信号X10や前回のユーザプログラム実
行により書き込まれてタイミングT4で伝送され
てきた出力信号Y1やタイミングT3て取り込んだ
入力信号X100を使つて第５図Ｂで示されるユーザ
プログラムを実行し、入力信号X10とX100とのア
ンド結果を出力信号Y101に書き込み、シーケンサ
PC1の出力信号Y1をシーケンサPC2の出力信号
Y102に書き込む。
ユーザプログラムの実行が終ると、その出力信
号をタイミングT2で出力信号変換部CVOから外
部に出力して外部機器を制御する。すなわち、シ
ーケンサPC1では、入力信号X10に応じて出力信
号Y1を出し、シーケンサPC2では、入力信号X10
とX100のアンド結果で出力信号Y101を出し、出力
信号Y1を出力信号Y102に出す。
号をタイミングT2で出力信号変換部CVOから外
部に出力して外部機器を制御する。すなわち、シ
ーケンサPC1では、入力信号X10に応じて出力信
号Y1を出し、シーケンサPC2では、入力信号X10
とX100のアンド結果で出力信号Y101を出し、出力
信号Y1を出力信号Y102に出す。
このようにして、第１図のような構成で第３図
のような各ステツプを循環的に実行させることに
より、シーケンサPC1に接続されている入力信号
や出力信号をシーケンサPC2でユーザが自由にプ
ログラムに取り入れて使うことができる。もちろ
ん、タイマやカウンタの値や数値データも制御デ
ータに入れて伝送・受送すれば他のシーケンサで
自由にそれらを使うことができる。
のような各ステツプを循環的に実行させることに
より、シーケンサPC1に接続されている入力信号
や出力信号をシーケンサPC2でユーザが自由にプ
ログラムに取り入れて使うことができる。もちろ
ん、タイマやカウンタの値や数値データも制御デ
ータに入れて伝送・受送すれば他のシーケンサで
自由にそれらを使うことができる。
この実施例では、シーケンサPC2でシーケンサ
PC1の制御データを使うだけであつたが、この逆
も可能で、さらにシーケンサPC1〜PCoは自分の
入力信号変換部CVIや出力信号変換部CVOに接
続している以外に、他のシーケンサの制御データ
でも第２図の制御データメモリに書かれている制
御データは自由にユーザプログラムの中で使え、
あたかも１台のシーケンサであるがごとくプログ
ラムを組み、実行させることができる。
PC1の制御データを使うだけであつたが、この逆
も可能で、さらにシーケンサPC1〜PCoは自分の
入力信号変換部CVIや出力信号変換部CVOに接
続している以外に、他のシーケンサの制御データ
でも第２図の制御データメモリに書かれている制
御データは自由にユーザプログラムの中で使え、
あたかも１台のシーケンサであるがごとくプログ
ラムを組み、実行させることができる。
以上の動作説明は、光フアイバOFを使つて入
出信号を相互に伝送することにより入出力を拡張
した例であり、第４図のシーケンサ基本ユニツト
U1だけでの外部機器制御も可能であるが、もし
シーケンサ基本ユニツトU1の入出力点数が不足
で入出力線がシーケンサ基本ユニツトU1のそば
まで配線できる時は、第４図のシーケンサ入出力
拡張ユニツトU2をシーケンサ基本ユニツトU1に
接続して取扱い可能な入出力点数を増やし、そこ
に入出力線を接続して外部機器を制御することも
できる。
出信号を相互に伝送することにより入出力を拡張
した例であり、第４図のシーケンサ基本ユニツト
U1だけでの外部機器制御も可能であるが、もし
シーケンサ基本ユニツトU1の入出力点数が不足
で入出力線がシーケンサ基本ユニツトU1のそば
まで配線できる時は、第４図のシーケンサ入出力
拡張ユニツトU2をシーケンサ基本ユニツトU1に
接続して取扱い可能な入出力点数を増やし、そこ
に入出力線を接続して外部機器を制御することも
できる。
この場合は、同時にさらにいくつかの入出力信
号を読み書きでき、シーケンサ基本ユニツトU1
とシーケンサ入出力拡張ユニツトU2との間では、
シリアルデータ伝送による制御データ伝送は不要
であり、シーケンサ入出力拡張ユニツトU2とシ
ーケンサ基本ユニツトU1との間はデータバスDB
で制御データをやりとりでき、シリアルデータ伝
送で入出力点数を増やす場合、すなわち入出力点
数の不足分を他のシーケンサを利用して賄う場合
に比べて高速で入出力信号に応答するシステムが
できる。
号を読み書きでき、シーケンサ基本ユニツトU1
とシーケンサ入出力拡張ユニツトU2との間では、
シリアルデータ伝送による制御データ伝送は不要
であり、シーケンサ入出力拡張ユニツトU2とシ
ーケンサ基本ユニツトU1との間はデータバスDB
で制御データをやりとりでき、シリアルデータ伝
送で入出力点数を増やす場合、すなわち入出力点
数の不足分を他のシーケンサを利用して賄う場合
に比べて高速で入出力信号に応答するシステムが
できる。
これは、以下のような理由からである。シーケ
ンサ入出力拡張ユニツトU2を追加して入出力点
数を多くするという構成にすると、入力および出
力の点数が自己のシーケンサの入出力のみで完結
する場合には、シーケンサ間での伝送を使用しな
いで運転（例えば単独運転）することが可能とな
り、したがつで１制御サイクル（第３図参照）の
T4サイクルを省略することが可能となる。この
ため、シリアルデータ伝送で複数台のシーケンサ
の入出力を使用する場合より高速で入力信号およ
び出力信号に応答することができる。
ンサ入出力拡張ユニツトU2を追加して入出力点
数を多くするという構成にすると、入力および出
力の点数が自己のシーケンサの入出力のみで完結
する場合には、シーケンサ間での伝送を使用しな
いで運転（例えば単独運転）することが可能とな
り、したがつで１制御サイクル（第３図参照）の
T4サイクルを省略することが可能となる。この
ため、シリアルデータ伝送で複数台のシーケンサ
の入出力を使用する場合より高速で入力信号およ
び出力信号に応答することができる。
また、シリアル伝送を併用する場合でも、自己
の入出力を使用している部分については、ユーザ
ープログラム実行中であつても、入出力との情報
交換を専用命令や直接入出力制御で行うことがで
きるので、高速に入力信号および出力信号に対応
できる。
の入出力を使用している部分については、ユーザ
ープログラム実行中であつても、入出力との情報
交換を専用命令や直接入出力制御で行うことがで
きるので、高速に入力信号および出力信号に対応
できる。
そして、シリアル伝送による入出力点数の増加
とユニツト拡張による自己の入出力点数の増加と
の使い分けを考慮することにより、応答速度の選
択も可能となるのである。
とユニツト拡張による自己の入出力点数の増加と
の使い分けを考慮することにより、応答速度の選
択も可能となるのである。
このように構成した結果、つぎのような効果が
ある。
ある。
(A) １台１台は少ない入出力点数の小型シーケン
サPC1〜PCoでも第１図のように接続して相互
に信号を伝送することにより、自由に他のシー
ケンサの入出力信号、数値データ等を光フアイ
バOFだけで入出力配線本数を増やさず使うこ
とができ、入出力の拡張性に富む。
サPC1〜PCoでも第１図のように接続して相互
に信号を伝送することにより、自由に他のシー
ケンサの入出力信号、数値データ等を光フアイ
バOFだけで入出力配線本数を増やさず使うこ
とができ、入出力の拡張性に富む。
(B) ユーザプログラムの実行が分割分担して同時
に並列に各シーケンサPC1〜PCoで実行される
ため、１台の大きなシーケンサで制御する場合
に比べユーザプログラム実行時間が早くなり、
外部機器に対する応答が早くなるとともにシス
テムの信頼性が高くなり、さらに分散処理が可
能になることにより入出力配線距離を短くでき
る。
に並列に各シーケンサPC1〜PCoで実行される
ため、１台の大きなシーケンサで制御する場合
に比べユーザプログラム実行時間が早くなり、
外部機器に対する応答が早くなるとともにシス
テムの信頼性が高くなり、さらに分散処理が可
能になることにより入出力配線距離を短くでき
る。
(C) 自由に拡張できるため、シーケンサ基本ユニ
ツトU1は小さくて良く、シーケンサ基本ユニ
ツトU1とシーケンサ入出口拡張ユニツトU2ま
たはシーケンサ基本ユニツトU1，U1どうしを
接続することにより、一つのシーケンサ機種で
小さな機械から大きな機械まで制御でき、汎用
性がある。
ツトU1は小さくて良く、シーケンサ基本ユニ
ツトU1とシーケンサ入出口拡張ユニツトU2ま
たはシーケンサ基本ユニツトU1，U1どうしを
接続することにより、一つのシーケンサ機種で
小さな機械から大きな機械まで制御でき、汎用
性がある。
(D) 光フアイバOFは分岐式でなく各シーケンサ
PC1〜PCoで光信号が再生されるため、光信号
の減衰がシーケンサPC1〜PCoの連続数が増え
ても変わらない。
PC1〜PCoで光信号が再生されるため、光信号
の減衰がシーケンサPC1〜PCoの連続数が増え
ても変わらない。
(E) シリアルデータ伝送系が閉ループになつてい
るので、伝送データが正しく送られたかどうか
の確認を容易に行なえる。
るので、伝送データが正しく送られたかどうか
の確認を容易に行なえる。
(F) 光フアイバOFで接続するため、高速耐ノイ
ズ性高くデータを送ることができ、またシーケ
ンサPC1〜PCo間に電位差があつてもよく、感
電や短絡事故の心配がない。
ズ性高くデータを送ることができ、またシーケ
ンサPC1〜PCo間に電位差があつてもよく、感
電や短絡事故の心配がない。
(G) シリアルデータ伝送で入出力を拡張したり、
またはパラレルデータバスDBで入出力を拡張
したりして、シリアルデータ伝送による入出力
点数の増加とユニツト拡張による自己の入出力
点数の増加との使い分けを考慮することによ
り、入出力の応答スピードも自由に選べる柔軟
性に富んだシステムが構成できる。
またはパラレルデータバスDBで入出力を拡張
したりして、シリアルデータ伝送による入出力
点数の増加とユニツト拡張による自己の入出力
点数の増加との使い分けを考慮することによ
り、入出力の応答スピードも自由に選べる柔軟
性に富んだシステムが構成できる。
(H) 複数のシーケンサの各々ご自身の制御データ
および他の全てのシーケンサから制御データを
全で無条件に制御データメモリの対応する場所
に格納する構成であるため、全てのシーケンサ
のメモリの内容を同一にすることができ、ひと
つのシーケンサのプログラムを変更しても他の
シーケンサのプログラムを変更する必要はな
く、各シーケンサのプログロム変更が容易であ
る。
および他の全てのシーケンサから制御データを
全で無条件に制御データメモリの対応する場所
に格納する構成であるため、全てのシーケンサ
のメモリの内容を同一にすることができ、ひと
つのシーケンサのプログラムを変更しても他の
シーケンサのプログラムを変更する必要はな
く、各シーケンサのプログロム変更が容易であ
る。
第５図ＢはシーケンサPC2において、
Y101＝X10・X100 ……(1)
Y102＝Y1 ……(2)
を実現するプログラムを示しているが、これを例
えば第５図Ｃに示すように、 Y101＝X12・X100＋X13 ……(3) Y102＝Y1 ……(4) を実現するプログラムに変更したい場合、シーケ
ンサPC1の入力X12，X13のデータは無条件にシー
ケンサPC2に伝送されているので、シーケンサ
PC2についてのみ変更を行うだけでよく、シーケ
ンサPC1のプログラムを変更する必要はない。従
来例のように、シーケンサPC2が必要な入力X10
のみをシーケンサPC1が選別してシーケンサPC2
へ送る構成の場合、シーケンサPC2のプログラム
の一部が第(1)式から第(3)式へ変更された場合、シ
ーケンサPC1においては、入力X10を選別してシ
ーケンサPC2へ送るプログラムから入力X12，X13
を選別してシーケンサPC2へ送るブログラムに変
更しなければならない。このようなデータ選別の
ためのプログラムの変更が本実施例では不要とな
る。
えば第５図Ｃに示すように、 Y101＝X12・X100＋X13 ……(3) Y102＝Y1 ……(4) を実現するプログラムに変更したい場合、シーケ
ンサPC1の入力X12，X13のデータは無条件にシー
ケンサPC2に伝送されているので、シーケンサ
PC2についてのみ変更を行うだけでよく、シーケ
ンサPC1のプログラムを変更する必要はない。従
来例のように、シーケンサPC2が必要な入力X10
のみをシーケンサPC1が選別してシーケンサPC2
へ送る構成の場合、シーケンサPC2のプログラム
の一部が第(1)式から第(3)式へ変更された場合、シ
ーケンサPC1においては、入力X10を選別してシ
ーケンサPC2へ送るプログラムから入力X12，X13
を選別してシーケンサPC2へ送るブログラムに変
更しなければならない。このようなデータ選別の
ためのプログラムの変更が本実施例では不要とな
る。
() 伝送された全てのデータをメモリに無条件
に格納するように構成しているから、ユーザー
が必要情報をプログラム（ラダーシーケンス
等）に使用するだけで、他のシーケンサの情報
を扱うことができ、伝送の受信選択のための特
殊な操作や別の伝送制御ソフトを必要とせずに
簡単に他のシーケンサの情報を使用することが
できる。
に格納するように構成しているから、ユーザー
が必要情報をプログラム（ラダーシーケンス
等）に使用するだけで、他のシーケンサの情報
を扱うことができ、伝送の受信選択のための特
殊な操作や別の伝送制御ソフトを必要とせずに
簡単に他のシーケンサの情報を使用することが
できる。
なお、実施例では、シリアルデータ伝送路とし
て光フアイバOFを用いていたが、電線でもよい。
また、シリアルデータ伝送路をループ状に接続し
ていたが、ループ状に限定されることはなく、シ
ーケンサPC1〜PCoが相互に信号伝送を行える構
成であればよい。
て光フアイバOFを用いていたが、電線でもよい。
また、シリアルデータ伝送路をループ状に接続し
ていたが、ループ状に限定されることはなく、シ
ーケンサPC1〜PCoが相互に信号伝送を行える構
成であればよい。
以上のように、この発明の制御システムは、入
出力信号線の配線距離を短くできるとともに信頼
性を高くでき、しかも入出力の使用効率を高くし
て柔軟性に富ませることができる。また、複数の
シーケンサの各々が自身の制御データおよび他の
全てのシーケンサから制御データを全て無条件に
制御データメモリの対応する場所に格納する構成
であるため、全てのシーケンサのメモリの内容を
同一にすることができ、ひとつのシーケンサのプ
ログラムを変更しても他のシーケンサのプログラ
ムを変更する必要はなく、各シーケンサのプログ
ラム変更が容易である。
出力信号線の配線距離を短くできるとともに信頼
性を高くでき、しかも入出力の使用効率を高くし
て柔軟性に富ませることができる。また、複数の
シーケンサの各々が自身の制御データおよび他の
全てのシーケンサから制御データを全て無条件に
制御データメモリの対応する場所に格納する構成
であるため、全てのシーケンサのメモリの内容を
同一にすることができ、ひとつのシーケンサのプ
ログラムを変更しても他のシーケンサのプログラ
ムを変更する必要はなく、各シーケンサのプログ
ラム変更が容易である。
また、伝送された全てのデータをメモリに無条
件に格納するように構成しているから、ユーザー
が必要状報をプログラム（ラダーシーケンス等）
に使用するだけで、他のシーケンサの情報を扱う
ことができ、伝送の受信選択のための特殊な操作
や別の伝送制御ソフトを必要とせずに簡単に他の
シーケンサの情報を使用することができる。
件に格納するように構成しているから、ユーザー
が必要状報をプログラム（ラダーシーケンス等）
に使用するだけで、他のシーケンサの情報を扱う
ことができ、伝送の受信選択のための特殊な操作
や別の伝送制御ソフトを必要とせずに簡単に他の
シーケンサの情報を使用することができる。
第２の発明は、さらにシリアルデータ伝送によ
る入出点数の増加とユニツト拡張による自己の入
出力点数の増加との使い分けを考慮することによ
り、入出力の応答速度を選ぶことができて柔軟性
に富んだ制御を行うことができる。
る入出点数の増加とユニツト拡張による自己の入
出力点数の増加との使い分けを考慮することによ
り、入出力の応答速度を選ぶことができて柔軟性
に富んだ制御を行うことができる。
第１図はこの発明の一実施例の制御システムの
ブロツク図、第２図はその制御データメモリの構
成を示す説明図、第３図は同じくそのシーケンサ
の処理プロセスを示す概略図、第４図は同じく各
シーケンサの内部構成を示す詳細ブロツク図、第
５図Ａ，Ｂ，Ｃはシーケンサの内蔵プログラムの
例を示す構成図である。 PC1〜PCo……シーケンサ、IN……光信号入力
部、OUT……光信号出力部、SC……シーケンサ
制御部、CVI，CVI′……入力信号変換部、CVO，
CVO′……出力信号変換部、U1……シーケンサ基
本ユニツト、U2……シーケンサ入出力拡張ユニ
ツト、DB……パラレルデータバス、OF……光フ
アイバ（シリアルデータ伝送路）。
ブロツク図、第２図はその制御データメモリの構
成を示す説明図、第３図は同じくそのシーケンサ
の処理プロセスを示す概略図、第４図は同じく各
シーケンサの内部構成を示す詳細ブロツク図、第
５図Ａ，Ｂ，Ｃはシーケンサの内蔵プログラムの
例を示す構成図である。 PC1〜PCo……シーケンサ、IN……光信号入力
部、OUT……光信号出力部、SC……シーケンサ
制御部、CVI，CVI′……入力信号変換部、CVO，
CVO′……出力信号変換部、U1……シーケンサ基
本ユニツト、U2……シーケンサ入出力拡張ユニ
ツト、DB……パラレルデータバス、OF……光フ
アイバ（シリアルデータ伝送路）。
Claims (1)
- 【特許請求の範囲】 １ 複数のシーケンサをシリアルデータ伝送路で
連絡した制御システムであつて、前記複数のシー
ケンサの各々が前記複数のシーケンサの制御デー
タをすべて記憶するための制御データメモリを内
蔵するシーケンサ制御部と、このシーケンサ制御
部に接続したパラレルデータバスと、近接配置し
た外部機器からの入力データを前記シーケンサ制
御部からの読み取り信号に応答して前記パラレル
データバスへ送る入力信号変換部と、前記パラレ
ルデータバスからの出力データを前記シーケンサ
制御部からの書き込み信号に応答して前記外部機
器へ送る出力信号変換部とを備え、前記複数のシ
ーケンサの各々が順次前記入力データおよび出力
データを含む自身の制御データを前記シリアルデ
ータ伝送路を通して他の全てのシーケンサに伝送
するとともに自身の制御データおよび前記シリア
ルデータ伝送路を通して伝送された前記他の全て
のシーケンサからの制御データを全て無条件に前
記制御データメモリの対応する場所に格納し、前
記シーケンサ制御部が前記制御データメモリの内
容に基づいて出力データを前記パラレルデータバ
スに送り出すようにした制御システム。 ２ 複数のシーケンサをシリアルデータ伝送路で
連絡した制御システムであつて、前記複数のシー
ケンサの各々が前記複数のシーケンサの制御デー
タをすべて記憶するための制御データメモリを内
蔵するシーケンサ制御部と、このシーケンサ制御
部に接続したパラレルデータバスと、近接配置し
た外部機器からの入力データを前記シーケンサ制
御部からの第１の読み取り信号に応答して前記パ
ラレルデータバスへ送る第１の入力信号変換部
と、前記パラレルデータバスからの出力データを
前記シーケンサ制御部からの第１の書き込み信号
に応答して前記外部機器へ送る第１の出力信号変
換部とからなるシーケンサ基本ユニツトと、前記
外部機器からの入力データを前記シーケンサ制御
部からの第２の読み取り信号に応答して前記パラ
レルデータバスへ送る第２の入力信号変換部と、
前記パラレルデータバスからの出力データを前記
シーケンサ制御部からの第２の書き込み信号に応
答して前記外部機器へ送る第２の出力信号変換部
とからなり前記シーケンサ基本ユニツトに近接配
置したシーケンサ入出力拡張ユニツトとを備え、
前記複数のシーケンサの各々が順次前記入力デー
タおよび出力データを含む自身の制御データを前
記シリアルデータ伝送路を通して他の全てのシー
ケンサに伝送するとともに自身の制御データおよ
び前記シリアルデータ伝送路を通して伝送された
前記他の全てのシーケンサからの制御データを全
て無条件に前記制御データメモリの対応する場所
に格納し、前記シーケンサ制御部が前記制御デー
タメモリの内容に基づいて出力データを前記パラ
レルデータバスに送り出すようにした制御システ
ム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1216582A JPS58127204A (ja) | 1982-01-25 | 1982-01-25 | 制御システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1216582A JPS58127204A (ja) | 1982-01-25 | 1982-01-25 | 制御システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58127204A JPS58127204A (ja) | 1983-07-29 |
| JPH0324682B2 true JPH0324682B2 (ja) | 1991-04-03 |
Family
ID=11797823
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1216582A Granted JPS58127204A (ja) | 1982-01-25 | 1982-01-25 | 制御システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58127204A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61196303A (ja) * | 1985-02-26 | 1986-08-30 | Shin Meiwa Ind Co Ltd | ロボツトシステムの制御方式 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5532103A (en) * | 1978-08-28 | 1980-03-06 | Hitachi Ltd | Controlling device |
-
1982
- 1982-01-25 JP JP1216582A patent/JPS58127204A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58127204A (ja) | 1983-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB2142175A (en) | Data transmission system | |
| JP4662723B2 (ja) | 多重ソースの多重チャンネルへの割当て方法及びシステム | |
| WO2024183093A1 (zh) | 测试系统 | |
| JPH0324682B2 (ja) | ||
| CN102426560A (zh) | 受控设备 | |
| US5539919A (en) | Microcomputer having function to specify functional block having data to be monitored and to output data as an anaglog signal | |
| JPH06124103A (ja) | プログラマブル・コントローラ | |
| JP3940843B2 (ja) | シリアル通信システム及びシリアル通信用ローカル端末 | |
| US4942573A (en) | Loosely coupled parallel network simulator | |
| US20070126613A1 (en) | Apparatus and method for processing analog signals and outputting digitally converted analog signals using serial bus | |
| JPH0526201B2 (ja) | ||
| RU2124815C1 (ru) | Способ и устройство для определения состояний телефонных линий в электронной коммутационной системе | |
| JPS6244808A (ja) | Ｎｃ加工機械群の制御方法 | |
| SU1674146A1 (ru) | Устройство дл централизованного управлени вычислительной системой | |
| JPH0343656B2 (ja) | ||
| JPS598845B2 (ja) | チヤンネル制御方式 | |
| JPS6368955A (ja) | 入出力制御装置 | |
| JPH0296863A (ja) | データ転送制御回路 | |
| JP2743780B2 (ja) | 分散処理装置 | |
| JPS6146962A (ja) | 電子複写機制御装置 | |
| SU1510009A1 (ru) | Устройство дл формировани адресов буферной пам ти | |
| JPS61118859A (ja) | デイジタル制御装置 | |
| KR0169789B1 (ko) | 클럭주기가 다른 블럭들의 데이타 전송방법 및 회로 | |
| JPS63236155A (ja) | システム内通信方式 | |
| CN118159919A (zh) | 测试系统 |