JPH03248565A - 半導体集積回路の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は特性良好なショットキーバリアダイオードを組
み込むことができる半導体集積回路の製造方法に関する
。

（ロ）従来の技術 ショットキー材料として用いられる純粋なアルミニウム
は、エツチング時の所謂“きれ″が悪くＩＣ等に組み込
むには微細化の点で不利である。

そのため、ショットキー電極には純粋な八１を、オーミ
ック電極にはＡｌ２−５ｉを用いる手法（特開昭６０−
１７０２６７号公報）が提案され、さらには純粋なＡｌ
を２層目の配線層として活用する手法（特開昭６０−１
７０９７８号公報）が提案されている。多層配線は現在
のＩＣやＬＳＩには不可欠である。

上記多層配線とした構造を第４図に示す。半導体基板（
１）の表面に拡散によってＮＰＮトランジスタ等の素子
が作り込まれ、これらのオーミンク電極（２）はＡｌ−
５ｉから成る１層目配線層により、そしてショットキー
電極（３）は純粋な八〇から成る２層目配線層で構成し
たものである。

しかしながら、斯る構造はその製造工程において、２ｎ
ｄコンタクトホール（４）（５）の形成後オーミック電
極（２）の表面に形成される酸化物を除去するためのＡ
ｒスパッタエッチを行う必要があり、この時ショットキ
ー接合面（６）がダメージを受けて特性が劣化する欠点
がある。また、ＡｆｆｉとＡ１−５ｉとが接合する為、
Ｓｉが他方のＡｌ２へ拡散することでＡｌ２−５ｉがＡ
ｆｆｉに近い組成になる、またはＡｌがＡＱ−５ｉに近
い組成になり、これがオーミック電極（２）ではスパイ
クの発生（特にエミッタ）、ショットキー電極（３）で
は特性劣化を招く欠点があった。

これらの欠点を改善するため提案されたのが第５図の手
法（特開昭６３−２１９１６１号公報）である。これは
下層（７）をＡＩ！、、上層（８）をＡＬ−５ｉとして
１つの配線層を積層構造にしたもので、先ず下層（７）
を極めて薄く堆積しアロイすることでショットキー電極
（３）のショットキー特性を固定し、続いて上層（８）
を堆積し同時にパターニングすることで微細化したオー
ミック電極（２）を形成するものである。アロイスパイ
クは八１の総量に比例するので、薄く形成しておけばス
パイクによるエミッタ短絡は防止できる。また、先にシ
ョットキー特性を固定、つまりショットキー接合面にア
ロイスパイクを形成しておくことにより、上層（８）の
シリコンが下層（７）に拡散されてもショットキー特性
が変動しないという利点を持つ。

くハ）発明が解決しようとする課題 しかしながら、第５図の改良した手法においても、Ａ１
アロイ工程がＡｌ−５ｉのアニール工程の他に余分な熱
処理として付加されるので、これがＩＣの特性、特にＮ
ＰＮ　トランジスタの低電圧側のり、Ｗの伸びを劣化さ
せる欠点があった。また、Ａｌ２の総量がオーミンク電
極（２）のスパイクの点で制限されるので、ショットキ
ー電極り３）のスパイク量も制限を受け、これがショッ
トキー特性を向上させる上で弊害となる欠点があった。

（ニ）課題を解決するための手段 本発明は上記従来の欠点に鑑み成されたもので、Ａｌか
ら成るショットキー電極（２０）とＡ、ｅ−５ｉから成
るオーミック電極（２５）との接続部（３０）をショッ
トキー接合面（２３）から離した構成とし、ショットキ
ー電極（２０）材料とオーミック電極（２５）材料を連
続して堆積すると共にショットキー電極（２０）上のオ
ーミンク電極（２５）材料はりフトオフ法によりパター
ニングし、両方の電極＜２０バ２５）を形成後に電極材
料のアニールとショットキー電極（２０）の合金成長を
行う熱処理を行うことを特徴とする。

（＊）作用 本発明によれば、ＡＮとＡｌ２−５ｉとの接合部（３０
）をショットキー接合面（２３）から離したので、アニ
ール工程を１回で済ませることができると共に、オーミ
ック電極（２５）とショットキー電極（２０）は両方共
に良好なる接合を形成できる。そして、Ａ１層上のＡｌ
−５ｉ層（２４）の除去をリフトオフ法で行うことによ
り、ＡＮに対して選択性に乏しい八２−５ｉのパターニ
ングを容易ならしめる。

（へ）実施例 以下に本発明を図面を参照しながら詳細に説明する。第
１図はその第１の実施例を示す断面図であり、以下にそ
の順番に従って製造方法を説明する。同図において、（
１１）はＰ型の半導体基板、（１２）はＮ型エピタキシ
ャル層、（１３）はＮ０型埋込層である。エピタキシャ
ル層（１２）はＰ′″型分離領域（１４）によって複数
の島領域（１５）に分割され、その夫々にＮＰＮトラン
ジスタ（１６）等の素子が拡散領域を形成することによ
り作り込まれている。

先ず第１図Ａに示す如く、ＮＰＮ）−ランジスタ（１６
）等の拡散領域形成が終了した半導体基板（１１）表面
の絶縁膜（１７）にオーミックコンタクト孔（１８）と
ショットキーコンタクト孔（１９〉を同時形成する。

次いで第１図Ｂに示す如く、蒸着又はスパッタ法により
膜厚０．５〜２．０μの純粋なＡｆｆｉを堆積し、これ
をパターニングすることでショットキー電極（２０）と
その延在部（２１〉を形成する。アロイはまだ行わない
。延在部（２１）はどこともコンタクトさせず、Ｓ　ｉ
Ｏ＊から成る絶縁膜（１７）上で終端させる。

次いで第１図Ｃに示す如く、リフトオフ用のレジスト層
（２２）をスピンオン塗布、露光、現像により形成する
。レジスト層（２２）はショットキー電極（２０）のシ
ョットキー接合面（２３）上部を覆い、ショットキー電
極（２０〉の延在部（２１）の端部は素子間接続のため
に露出する。また、オーミックコンタクト孔（１８）部
および１層目配線層の延在部（図示せず）も配線形成の
ために露出する。

次いで第１図りに示す如く、ショットキー電極（２０）
を覆うようにして全面にＡｌ２−５ｉ層（２４）を堆積
する。Ａｌ−５ｉはシリコン（Ｓｉ）を１〜２重畳％含
むアルミニウムであり、蒸着又はスパッタ法により膜厚
０．５〜２．０μで堆積する。層間膜は介さない。

そして第１１５！３Ｈに示す如く、レジスト層（２２）
を除去することによりショットキー電極（２０）上のＡ
ｌ２−５ｉ層（２４）を除去し、と同時にＡｊ！−５ｉ
層（２４）の不要部分もリフトオフしてオーミンク電極
（２５）と接続電極（２６）を形成する。オーミック電
極（２５〉と接続電極（２６）は共に第１層目配線層で
ある。接続電極（２６）はショットキー電極（２０）の
延在部（２１）の端と絶縁膜（１７）上で電気接続し、
他端はその他の素子とオーミック接続される。

その後第１図Ｆに示す如く、全面に層間絶縁膜（２７）
を堆積して層間接続用のスルーホール（２８）を形成し
、スルーホール（２８）下部に露出したオーミック電極
（２５）表面の酸化物をＡｒスパッタエッチングで除去
した後、再度Ａｊ２−５ｉの堆積とバターニングによっ
て２層目配線（２９〉を形成する。前記Ａｒスパッタエ
ツチング時において、ショットキー接合面（２３）は電
極（２０）と層間絶縁膜＜２７）で覆われるので、ショ
ットキー接合面（２３）のダメージは無い。

そして、全ての配線を形成後パッシベーション被膜を形
成し、全体に４００〜５００°Ｃのアニルを処す。これ
で各電極とシリコンとの合金化（アロイ）成長が促され
、ショットキー接合面では深いアルミスパイクが形成さ
れて良好となるショットキー接合が得られる。

ショットキー電極（２０）の平面図を第２図に示す。シ
ョットキー電極（２０）はショットキーコンタクト孔（
１９）を覆うようにして接合面（２３）とショットキー
接合し延在部（２１）はショットキー電極（２０）から
比較的細い線幅で導出される。延在部（２１）端からは
接続電極（２６）が延在して他の素子、同図ではＮＰＮ
）ランジスタ（１６）のエミッタにコンタクトホール（
１８）を介して接続されている。

そして、ショットキー電極（２０）と接読電極（２６〉
との接続部（３０）は、延在部（２１）によりショット
キー接合面（２３）より離れた位置に配置する。その距
離ＷＩは、電極材料のアロイ時に接続電極（２６）のシ
リコンがショットキー電極（２０）のアルミへ拡散する
距離より犬とする。これでショットキー接合面（２３）
におけるショットキー電極（２０）材料は純粋なアルミ
の状態を保つことができ、従ってシリコン表面との良好
な合金成長を行うことができる。処理温度と膜厚等にも
よるが、八〇の膜厚が１．０μ程度のショットキー電極
（２０〉を４００〜５００°Ｃで合金成長した場合、両
者の離間距離は１０μ程で十分であった。

一方、ＡＰ−ＳｉのＳｉが拡散した結果ＡＬ−５ｉはＡ
ｌ２−に近い組成となるので、接続部（３０）はエミッ
タ領域とのコンタクトホールからも離しである。但しス
パイクによるエミッタ短絡にはある程度の余裕度がある
ので、その距離Ｗ、は距離Ｗ１よりシビアにせずに済む
。

上記本願の製造方法によれば、層間絶縁膜（２７〉のス
ルーホール（２８）形成後に行うＡｒスパッタエッチに
対しショットキー接合面（２３）はすでにＡＮ材料と層
間絶縁膜（２７）で覆われるので、ショットキー接合面
（２３）を前記スパッタエッチによるダメージから保護
できる。

また、全ての電極を形成した後に合金成長用のアニール
を処すので、アニールが１回で済み、他素子の特性をば
らつかせることも無い。

さらに、延在部（２１〉によってＡ！とＡＬ−５ｉとの
接合部〈３０）をショットキー接合面（２３）から離し
、Ａ！−５ｉのＳｉがショットキー接合面（２３）まで
到達しない構成としたので、拡散したＳｉがショットキ
ー接合に欠かせないアロイスパイクの形成を阻害せずに
済む。

そしてさらに、Ａ４２層上のＡｌ２−５ｉ層（２４）を
リフトオフ法によってバターニングするので、Ａｆｌに
対して選択性が乏しいＡｌｌ！−５ｉだけを確実に除去
することができ、製造が容易である。通常のホトエツチ
ングで行おうとすると、Ａ　１−５ｉのエッチャントに
対してＡｆｆｉまで除去されるのでＡｌ２−５ｉの終点
検出を要とし、この制御が難しい。

第３図は本発明の製造方法の第２の実施例を示す断面図
である。第１の実施例と異るのは、リフトオフによるＡ
Ｌ−５ｉ層（２４）のバターニングをショットキー電極
（２０）上部の除去のみにとどめ、残りの１層目配線層
形成は通常のホトエツチングを利用したものである。

先ず第３図Ａに示す如く絶縁膜（１７）上にオーミック
コンタクト孔（１８）とショットキーコンタクト孔（１
９）を形成し、 第３図Ｂに示す如＜ｉ層によるショットキー電極（２０
〉を形成し、 第３図Ｃに示す如くショットキー電極（２０〉上にのみ
リフトオフ層のレジスト層（３１）を形成する。

第１の実施例と異り、ショットキー電極（２０）の他の
部分はレジスト層（３１）を残さない。

次いで第３図りに示す如＜Ａｌ１−５ｉ層（２４）を堆
積し、 第３図Ｅに示す如くしシスト層り３１）をリフトオフし
てショットキー電極（２０）の上部を開孔する。

ショットキー電極（２０）の延在部（２１）端がへ〇−
５ｉ層（２４）と重なる他は、ショットキー電極（２０
）は全てが露出することになる。

そして第３図Ｆに示す如く、Ａｌ−５ｉ層（２４）上に
２回目のレジスト層（３３）を形成し、これをマスクと
してエツチングすることによりオーミック電極（２５）
と接続電極（２６）を形成する。この後はレジスト層（
３３）を除去して第１図Ｆの工程と同一である。

上記第２の実施例によれば、第１の実施例よりはレジス
ト工程が１回増すものの、１層目配線の形成は通常のホ
トエツチング技術を用いるので、ノットオフ法よりは微
細加工が容易となる。

（ト）発明の効果 以上に説明した如く、本発明によれば延在部（２１）を
設けてＡＮとＡｊ２−５ｉとの接合部（３０〉をショッ
トキー接合面（２３）から離し、Ａｊ＋−５ｉからＡ２
へ拡散したＳｉがショットキー接合面（２３）までは達
しない構造としたので、深いアロイスパイクを多量に発
生させることができ、特性良好なるショットキーバリア
ダイオードを組み込むことができる。

また、１番目の従来例に比べて他の処理（Ａｒスパッタ
エッチ等）によるショットキー接合面（２３）のダメー
ジが無く、清浄なシリコン表面にショットキー接合でき
るので、特性良好なるショットキーバリアダイオードを
形成できる。

さらに、２番目の従来例に比べて各電極のアロイ工程が
１回で済むので、余分な熱処理を付加せず、その他の素
子の特性をばらつかせないという利点をも有する。

そしてさらに、ショットキー電極（２０）上のＡｌ−５
ｉ層（２４）の除去をリフトオフ法を用いて行うので、
八〇に対して選択性に乏しいＡｌ−５ｉ層（２４）のみ
を確実に除去でき、Ａｆｆｉ層までは除去されない。従
ってＡｉ！−５ｉ層（２４）の除去を制御性良く行え、
その製造が容易である利点をも有する。

【図面の簡単な説明】

第１図Ａ〜第１図Ｆは本発明の第１の実施例を工程順に
示す断面図、第２図はショットキー電極り２０）を示す
平面図、第３図Ａ〜第３図Ｆは第２の実施例を工程順に
示す断面図、第４図と第５図は従来例を説明する断面図
である。

Claims (4)

【特許請求の範囲】
1. （１）ＳＢＤ（ショットキーバリアダイオード）とその
   他の素子を集積化した半導体集積回路の製造方法であっ
   て、 半導体基板上の絶縁膜に前記ＳＢＤ用のショットキーコ
   ンタクト孔と前記その他の素子用のオーミックコンタク
   ト孔を形成する工程、 全面にシリコンを含まないアルミ材料を堆積し、これを
   パターニングすることによって前記ショットキーコンタ
   クト孔にショットキー接合し且つ前記絶縁膜上を延在す
   るショットキー電極を形成する工程、 前記ショットキー電極のショットキー接合面上部を覆い
   、且つ前記オーミックコンタクト孔部に開口部を有する
   レジストパターンを形成する工程、 全面にシリコンを含むアルミ材料を堆積する工程、 前記レジストパターンをリフトオフし、前記オーミック
   コンタクト孔を介してオーミック接合するオーミック電
   極と前記ショットキー電極の端部に前記絶縁膜上で電気
   接続する接続電極を形成する工程、 前記基板全体に熱処理を与えて前記ショットキー電極と
   シリコン表面との合金化を行う工程とを具備することを
   特徴とする半導体集積回路の製造方法。
2. （２）前記ショットキー接合面から前記ショットキー電
   極と前記接続電極までの距離を、前記接続電極のシリコ
   ンが前記シリコンを含まないショットキー電極へ拡散す
   る距離より大きくしたことを特徴とする請求項第１項に
   記載の半導体集積回路の製造方法。
3. （３）ＳＢＤ（ショットキーバリアダイオード）とその
   他の素子を集積化した半導体集積回路の製造方法であっ
   て、 半導体基板上の絶縁膜に前記ＳＢＤ用のショットキーコ
   ンタクト孔と前記その他の素子用のオーミックコンタク
   ト孔を形成する工程、 全面にシリコンを含まないアルミ材料を堆積し、これを
   パターニングすることによって前記ショットキーコンタ
   クト孔にショットキー接合し且つ前記絶縁膜上を延在す
   るショットキー電極を形成する工程、 前記ショットキー電極のショットキー接合面上部を覆い
   、且つ前記ショットキー電極の延在部の端を露出するレ
   ジストパターンを形成する工程、全面にシリコンを含む
   アルミ材料を堆積する工程、 前記レジストパターンをリフトオフし、前記ショットキ
   ー電極のショットキー接合面上部を露出する工程、 前記ショットキー電極の上部を覆うようにレジストパタ
   ーンを形成し、このレジストパターンをマスクとして前
   記シリコンを含まないアルミ材料をパターニングし、前
   記オーミックコンタクト孔を介してオーミック接合する
   オーミック電極と前記ショットキー電極の端部に前記絶
   縁膜上で電気接続する接続電極を形成する工程、 前記基板全体に熱処理を与えて前記ショットキー電極と
   シリコン表面との合金化を行う工程とを具備することを
   特徴とする半導体集積回路の製造方法。
4. （４）前記ショットキー接合面から前記ショットキー電
   極と前記接続電極までの距離を、前記接続電極のシリコ
   ンが前記シリコンを含まないショットキー電極へ拡散す
   る距離より大きくしたことを特徴とする請求項第３項に
   記載の半導体集積回路の製造方法。