JPH03250265A - Method and device for supporting wiring design - Google Patents
Method and device for supporting wiring designInfo
- Publication number
- JPH03250265A JPH03250265A JP2045567A JP4556790A JPH03250265A JP H03250265 A JPH03250265 A JP H03250265A JP 2045567 A JP2045567 A JP 2045567A JP 4556790 A JP4556790 A JP 4556790A JP H03250265 A JPH03250265 A JP H03250265A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- information
- design
- terminal
- rules
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明はCADシステム等を利用した配線設計支援方法
及び装置に係り、特に、煩雑な配線を設計するときの画
面表示を見易くするのに好適な配IIA設計支援方法及
び装置に関する。[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a wiring design support method and device using a CAD system, etc., and is particularly suitable for making screen display easier to see when designing complicated wiring. The present invention relates to a method and apparatus for supporting IIA design.
[従来の技術]
LSIやプリント基板の配線パターンを設計する場合、
現在ではCADシステムを利用し、CRT等の画面上に
配線パターンを描画させながら設計するようになってき
ている。[Conventional technology] When designing wiring patterns for LSIs and printed circuit boards,
Nowadays, CAD systems are used to design wiring patterns while drawing them on a screen such as a CRT.
第7図(a)は、従来の配線設計における配線追加の説
明図である。配線格子1に沿って既配線5.6が引かれ
ているとする。既配線6は第1層に引かれた線であり、
既配線5は第2層に引かれた線であり、両者はスルーホ
ール7により接続されている。今、第2層既記g5と接
続する配llA4を第1層に追加する場合を説明する。FIG. 7(a) is an explanatory diagram of adding wiring in conventional wiring design. It is assumed that existing wiring 5.6 is drawn along the wiring grid 1. The existing wiring 6 is a line drawn on the first layer,
The existing wiring 5 is a line drawn to the second layer, and both are connected by a through hole 7. Now, a case will be described in which a connection 11A4 connected to g5 already described in the second layer is added to the first layer.
設計者は。The designer is.
マウスやスタイラスペン等のポインティングデバイスで
配線4の接続起点2を指定し、次に、終点3を指定する
ことで、両点2,3間を結ぶ線4が引かれ、配線5と配
線4を接続するスルーホール7aが追加される。この場
合、起点2を既配線5上に指定すると、この既記a5は
線分5a、5bに分割されることになる。線分5bは追
加配線4と既配線6とを接続するに必要な配線であるが
、線分5aは起点2以外とは何も接続されない余剰配線
のため不要な配線となる。従来は、斯かる余剰配線が存
在すること自体は配線規則違反ではないので、設計者が
配線パターン設計後に余剰配線を削除する必要がある。By specifying the connection start point 2 of the wire 4 with a pointing device such as a mouse or stylus pen, and then specifying the end point 3, a line 4 is drawn connecting both points 2 and 3, and the wire 5 and wire 4 are connected. A connecting through hole 7a is added. In this case, if the starting point 2 is specified on the existing wiring 5, this existing wiring a5 will be divided into line segments 5a and 5b. The line segment 5b is a wiring necessary to connect the additional wiring 4 and the existing wiring 6, but the line segment 5a is an unnecessary wiring because it is a redundant wiring that is not connected to anything other than the starting point 2. Conventionally, the existence of such surplus wiring itself is not a violation of the wiring rules, so it is necessary for the designer to delete the surplus wiring after designing the wiring pattern.
尚、起点2と終点3とを指定する場合、格子点上にずれ
ることなく指定することは実際上は離しいので、格子点
からある範囲内を指定したときその格子点の指定とする
従来技術として特開昭63−244113号があり、起
点2と終点3とを結ぶ線が配線格子に対し斜めになった
ときに配線格子に沿うように補正する技術として、■日
立製作所発行r GRADAS論理回路設計システムH
ICAD/LOGJ(資料番号8090−7−048)
があるが、いずれも本願発明と直接関係無い技術のため
、これ以上の説明は割愛する。In addition, when specifying the starting point 2 and the ending point 3, it is practically impossible to specify them without shifting on the grid point, so when specifying within a certain range from the grid point, the conventional technology specifies that grid point. There is Japanese Patent Application Laid-Open No. 63-244113 as a technique for correcting the line connecting the starting point 2 and the ending point 3 so that it follows the wiring grid when it is oblique to the wiring grid. Design system H
ICAD/LOGJ (Document number 8090-7-048)
However, since these techniques are not directly related to the present invention, further explanation will be omitted.
第7図(b)は、既配線6と同一方向に配線を追加する
従来例の説明図である。既配線6と同一方向に配線を追
加しようとして、追加配線の起点2を指定し、次に終点
3を指定した場合、起点2が既配線6の終端ではなく図
示の様に終端より内側になると、配線に重複する部分6
aが出てくるので、配線規則違反となってしまう。この
場合、この追加配線全体が配線規則違反となり、前の指
定を取り消した後、新たに起点2の指定からやり直さな
ければならない。FIG. 7(b) is an explanatory diagram of a conventional example in which wiring is added in the same direction as the existing wiring 6. If you try to add a wiring in the same direction as the existing wiring 6 and specify the starting point 2 of the additional wiring and then specify the ending point 3, if the starting point 2 is not at the end of the existing wiring 6 but inside the ending as shown in the diagram. , part 6 that overlaps with the wiring
Since a appears, it is a violation of the wiring rules. In this case, this entire additional wiring violates the wiring rules, and after canceling the previous designation, it is necessary to start over from designating the starting point 2.
第8図は、追加配線が配線規則違反となった場合の画面
表示例を示す図である。図中の破!4dが配線規則違反
となった追加配線である。従来の場合には、この追加配
線4dの追加経路全てを表示し、追加配線4dの違反と
なった領域全てに違反マーク4eを表示し、更に、通常
は画面の最下段に設けられた文字例表示領域4fに違反
理由や対策方法等のエラーメツセージを表示している。FIG. 8 is a diagram showing an example of a screen display when the additional wiring violates the wiring rules. Broken in the diagram! 4d is the additional wiring that violates the wiring rules. In the conventional case, all the additional routes of this additional wiring 4d are displayed, a violation mark 4e is displayed in all the areas where the additional wiring 4d is violated, and furthermore, an example of text usually provided at the bottom of the screen is displayed. Error messages such as the reason for the violation and countermeasures are displayed in the display area 4f.
[発明が解決しようとする課題]
上述した従来技術では、既配線の途中に追加配線を接続
する場合(尚、第1追加配線の途中に第2追加配線を接
続する場合を含む。つまり、この場合、第1追加配線は
既配線という。)、上述した余剰配線が発生してしまう
ことは避けることができない。従来の場合、この余剰配
線を一々チャックして要らない余剰配線は削除していた
。これは、他端側かフリーで一見余剰配線のように見え
ても、必要な配線であることがあるためである。[Problems to be Solved by the Invention] In the above-mentioned conventional technology, when an additional wiring is connected in the middle of an existing wiring (this includes a case in which a second additional wiring is connected in the middle of a first additional wiring). (in this case, the first additional wiring is referred to as an existing wiring), the occurrence of the above-mentioned surplus wiring cannot be avoided. In the conventional case, these surplus wirings were checked one by one and unnecessary surplus wirings were deleted. This is because even if the other end side is free and appears to be surplus wiring, it may be necessary wiring.
しかし、近年のように、6層、8層等の多層配線プリン
ト基板が一般的になり、或いは超LSIの様に集積度が
高くなるに従って、複雑で稠密な配線パターンを設計す
るようになってくると、削除しなければならない余剰配
線の数が膨大になり、削除し忘れる余剰配線が多くなっ
てくる。残った余剰配線は、バッチ方式による配線規則
チェックにより配線規則違反であることが判るが、もう
−度配線設計時の対話処理に戻り、削除しなければなら
ず、設計工数がかかってしまうという問題がある。However, in recent years, as multi-layer wiring printed circuit boards such as 6 or 8 layers have become common, or as the degree of integration such as VLSI has increased, it has become necessary to design complex and dense wiring patterns. When this happens, the number of surplus wires that must be deleted becomes enormous, and many surplus wires are forgotten to be deleted. The remaining surplus wiring is found to be in violation of the wiring rules by checking the wiring rules using the batch method, but the problem is that the wiring design process must be returned to and deleted, which increases design man-hours. There is.
また、広い領域の配線パターンを一度に見ながら配線設
計をする場合、個々の配線パターンが小さくなり(配線
格子間隔が狭くなる。)、既配線に同一方向に連続する
配線を追加すると、第7図(b)で説明したように、既
配線の端点を指定することか難しく、配線規則違反とな
るケースが多くなる。この場合、画面表示を拡大し、再
度配線追加の処理を繰り返さなければならず、設計時間
を増大する要因となる。Also, when designing wiring while looking at wiring patterns in a wide area at once, each wiring pattern becomes smaller (wiring grid spacing becomes narrower), and if a continuous wiring in the same direction is added to the existing wiring, As explained in Figure (b), it is difficult to specify the end points of existing wiring, and there are many cases where wiring rules are violated. In this case, it is necessary to enlarge the screen display and repeat the wiring addition process again, which increases the design time.
更に、第8図に示す様に、規則違反となった配線パター
ンをそれ以外の配線パターンやスルーホール或いは配線
禁止領域等のパターンの上に重ねて表示すると、線の色
や線の種別(実線、破線。Furthermore, as shown in Figure 8, if a wiring pattern that violates the rules is displayed over other wiring patterns or patterns such as through holes or wiring prohibited areas, the line color and line type (solid line , dashed line.
鎖線等)或いは線の太さ等を違えても、これらのパター
ンを肉眼で区別することは難しく、再度修正することが
困難になるという問題がある。また、従来の場合、配線
規則違反個所を容易に見つけることができるように、違
反の配線パターンや違反マーク等を大きく目立つ色でハ
イライト表示している。しかし、配線規則違反個所が広
い領域にわたる場合、違反個所のみが目立ってしまい、
このため配線パターンが見づらくなり、配線修正が困難
になるという問題が生じる。更にまた、エラーメツセー
ジを画面最下段に設けられた文字列表示領域に表示する
従来技術では、複数のエラーメツセージが表示されると
、どの違反個所に対するエラーメツセージであるかが判
らず、また、文字表示領域に表示できる文字数には限度
があるので違反数とエラーメツセージ数とが1対1に対
応しない事態が生じ、エラーメツセージがあまり役立た
ないという問題もある。Even if the patterns (such as chain lines) or the thickness of the lines are changed, it is difficult to distinguish these patterns with the naked eye, and there is a problem that it becomes difficult to correct them again. Furthermore, in the conventional case, in order to easily find locations where wiring rules are violated, violating wiring patterns, violation marks, etc. are highlighted in a large and conspicuous color. However, if the wiring rule violation area covers a wide area, only the violation area becomes conspicuous.
This causes problems in that the wiring pattern becomes difficult to see and wiring correction becomes difficult. Furthermore, with the conventional technology that displays error messages in a character string display area provided at the bottom of the screen, when multiple error messages are displayed, it is difficult to tell which violation the error message is for. Since there is a limit to the number of characters that can be displayed in the display area, there is a problem that the number of violations and the number of error messages do not correspond one-to-one, and the error messages are not very useful.
従来はあまり問題とはならなかった上記の各問題点は、
プリント基板の暦数が多くなり、また、LSIの集積度
が高くなったことで生じてきた問題であり、多層化、高
集積化の方向にある技術動向を鑑みると、上記の問題を
解決することは、避けて通ることができない。Each of the above problems, which did not pose much of a problem in the past,
This problem has arisen as the number of printed circuit boards has increased and the degree of integration of LSI has increased, and in view of the technological trends toward multilayering and higher integration, it is necessary to solve the above problems. That cannot be avoided.
本発明の目的は、表示画面が見易く、配線パターンの設
計を短時間で容易にできる配線設計支援方法及びその装
置を提供することにある。SUMMARY OF THE INVENTION An object of the present invention is to provide a wiring design support method and an apparatus therefor that allow easy viewing of a display screen and facilitate the design of wiring patterns in a short time.
[課題を解決するための手段] 上記目的は、配線用端子情報、端子間配線情報。[Means to solve the problem] The above purposes are wiring terminal information and inter-terminal wiring information.
配線規則情報を格納した記憶装置からこれらの情報を取
り畠して表示し配線パターンの設計を支援する配線設計
支援方法において、既配線上を端点として配線を追加す
る場合にポインティングディバイスで指定した前記端点
にて分割された既配線の端側がいずれの配線用端子或い
は他の配線経路とも接続してなく且つその端までの長さ
が閾値以下の長さのときは該閾値以下の長さ部分を自動
消去することで、達成される(請求項1,6記載の発明
)。In a wiring design support method in which wiring rule information is retrieved from a storage device storing wiring rule information and displayed to support wiring pattern design, when adding a wiring using an existing wiring as an end point, the above information specified with a pointing device is used. If the end of the existing wiring divided at the end point is not connected to any wiring terminal or other wiring route, and the length to that end is less than the threshold, the part with the length less than the threshold is This is achieved by automatic deletion (inventions described in claims 1 and 6).
上記目的はまた、配線を追加したとき該追加配線に対し
配線規則情報を用いて即座にチェックを行い規則違反の
場合には該追加配線全経路を追加位置からずらして表示
することで、達成される(請求項2,7記載の発明)。The above objective can also be achieved by immediately checking the additional wiring using wiring rule information when a wiring is added, and in case of violation of the rules, displaying the entire route of the additional wiring by shifting it from the added position. (The invention according to claims 2 and 7).
上記目的はまた、配線を追加したとき該追加配線に対し
配線規則情報を用いて即座にチェックを行い規則違反の
場合には規則違反を示す記号を1個だけ規則違反配線毎
に表示することで、達成される(請求項3,8記載の発
明)。The above purpose is also to immediately check the added wiring using the wiring rule information when a wiring is added, and if it violates the rules, only one symbol indicating violation of the rules is displayed for each wiring that violates the rules. , is achieved (inventions according to claims 3 and 8).
上記目的はまた。配線を追加したとき該追加配線に対し
配線規則情報を用いて即座にチェックを行い規則違反の
場合には違反理由、対策等を表す文字列を違反配線の近
傍に表示することで、達成される(請求項4,9記載の
発明)。The above purpose is also This is achieved by immediately checking the added wiring using the wiring rule information when a wiring is added, and if it violates the rules, displaying a character string indicating the reason for the violation, countermeasures, etc. near the violating wiring. (Invention according to claims 4 and 9).
上記目的はまた、複数の配線を追加し配線規則違反とな
った追加配線が複数ある場合、これらの規則違反の配線
のうち最初に追加した配線に対してのみエラーメツセー
ジを表示することで、達成される(請求項5,1.0記
載の発明)。The above purpose can also be achieved by displaying an error message only for the first added wire among those wires that violate the rules, when multiple wires are added and there are multiple additional wires that violate the wiring rules. (Invention according to claim 5, 1.0).
上記目的はまた、既配線上を端点として該既配線と並行
な配線を追加する場合に該端点て分割され他端側がどこ
にも接続されていない前記既配線の分割線を自動消去す
ることで、達成される(請求項11.12記載の発明)
。The above purpose is also to automatically delete the dividing line of the existing wiring, which is divided at the end point and whose other end is not connected to anything, when adding a wiring parallel to the existing wiring with the end point on the existing wiring. Achieved (invention according to claim 11.12)
.
[作用]
請求項1,6記載の発明においては、閾値以下の短い分
割線は余剰配線として削除し、長い分割線は必要配線で
ある蓋然性が高いため削除しないので、配線パターンの
表示画面を拡大、縮小、移動するなどの操作回数が大幅
に減り、配線設計を短時間且つ容易にできるようになる
。また、第7図(b)で説明した重複線部分の余剰配線
は自動的に削除されるので、削除前に配線規則違反とな
っても削除の結果、違反が解消するので、修正する手間
が省けるようになる(請求項11.12記載の発明でも
同様)。[Operation] In the invention described in claims 1 and 6, short dividing lines below the threshold are deleted as surplus wiring, and long dividing lines are not deleted because they are highly likely to be necessary wiring, so the display screen of the wiring pattern is enlarged. The number of operations such as , shrinking, moving, etc. is greatly reduced, and wiring design can be done quickly and easily. In addition, the surplus wiring in the overlapping line portion explained in Fig. 7(b) is automatically deleted, so even if a wiring rule violation occurs before deletion, the violation will be resolved as a result of deletion, reducing the trouble of making corrections. (The same applies to the invention described in claims 11 and 12).
上記以外の発明においては、煩維な配線パターンが表示
された画面上で違反配線パターンやエラーメツセージと
の対応等が見易くなり、設計がし易くなる。In inventions other than the above, it becomes easier to see correspondence with illegal wiring patterns and error messages on the screen on which complicated wiring patterns are displayed, making it easier to design.
[実施例]
以下1本発明の一実施例を第1図〜第6図を参照して説
明する。[Embodiment] An embodiment of the present invention will be described below with reference to FIGS. 1 to 6.
第3図は、本発明の一実施例に係る配線設計支援装置の
構成図であるにの配線設計支援装置は、CRT等のデイ
スプレィ装置21と、キーボードやマウス等の入力装置
i22と、配線パターン表示システム24と2記憶装置
23から成る。記憶装置23内には、配線用端子情報、
端子間配線情報。FIG. 3 is a configuration diagram of a wiring design support device according to an embodiment of the present invention. The wiring design support device includes a display device 21 such as a CRT, an input device i22 such as a keyboard and a mouse, and a wiring pattern It consists of a display system 24 and two storage devices 23. In the storage device 23, wiring terminal information,
Wiring information between terminals.
配線禁止情報、配線規則情報等が格納されている。Wiring prohibition information, wiring rule information, etc. are stored.
配線パターンシステム24は、配線経路補正機能25と
、不要配線経路削除機能26と、配線規則違反パターン
表示機能27を備えている。The wiring pattern system 24 includes a wiring route correction function 25, an unnecessary wiring route deletion function 26, and a wiring rule violation pattern display function 27.
オペレータは、修正に先立ち、修正したい配線経路の詳
細パターンの情報を記憶装w23が取り出し、デイスプ
レィ装置21に表示する。オペレータはこの表示画面を
見ながら、入力装置22から追加する配線経路の始点2
と終点3とを入力する。これに基づき、配線パターン表
示システム24中の配線経路補正機能25が動作し、追
加した配線経路を配線格子上に補正する。このとき、不
要配線経路削除機能26が動作し、詳細は後述するよう
に、不要な既配線の一部を削除する。Before the operator makes the correction, the storage device w23 retrieves information on the detailed pattern of the wiring route to be corrected and displays it on the display device 21. While looking at this display screen, the operator selects the starting point 2 of the wiring route to be added from the input device 22.
and end point 3. Based on this, the wiring route correction function 25 in the wiring pattern display system 24 operates to correct the added wiring route on the wiring grid. At this time, the unnecessary wiring route deletion function 26 operates to delete a part of the unnecessary existing wiring, as will be described in detail later.
第4図は、配線格子上に引いた配線経路の交差関係を示
す図であり、実線の線分8が既配線であり、破、$I9
が追加配線である。配線格子はX軸。FIG. 4 is a diagram showing the intersecting relationship of wiring routes drawn on the wiring grid, where solid line segment 8 is already wired, broken, $I9
is additional wiring. The wiring grid is on the X axis.
Y軸に平行なため、配線経路もX軸、Y軸に平行になる
。従って、配線経路の交差関係は第4図の(a)〜(Q
)に示す様に、12通りとなる。Since it is parallel to the Y axis, the wiring route is also parallel to the X and Y axes. Therefore, the intersecting relationships of the wiring routes are shown in (a) to (Q) in Figure 4.
), there are 12 ways.
(a)既配線8と追加配線9が接続関係を持たない。(a) The existing wiring 8 and the additional wiring 9 have no connection relationship.
(b)追加配線9が既配線8に平行で且つ端点て接する
。(b) The additional wiring 9 is parallel to the existing wiring 8 and contacts the existing wiring 8 at the end point.
(C)追加配線9の一部が既配線8と重なる。(C) A portion of the additional wiring 9 overlaps with the existing wiring 8.
(d)追加配線9が既配線8に含まれ、且つ一方の端点
を同一にする。(d) The additional wiring 9 is included in the existing wiring 8 and has one end point the same.
(e)追加配線9が既配線8に含まれ、端点を同一にし
ない。(e) Additional wiring 9 is included in existing wiring 8 and the end points are not the same.
(f)追加配線9と既配線8が全く同一となる。(f) The additional wiring 9 and the existing wiring 8 are completely the same.
(g)追加配線9が既配線8を含み、且つ一方の端点を
同一とする。(g) The additional wiring 9 includes the existing wiring 8, and one end point is the same.
(h)追加配l1A9が既配線8を含み、@点を同一に
しない。(h) The additional wiring 11A9 includes the existing wiring 8, and the @ points are not the same.
(i)追加配線9が既配線8に垂直で、互いに端点て接
する。(i) The additional wiring 9 is perpendicular to the existing wiring 8 and touches each other at their end points.
(j)追加配線9が既配線8に垂直で、既配線8の端点
が追加配線9の端点を除く経路上にある。(j) The additional wiring 9 is perpendicular to the existing wiring 8, and the end points of the existing wiring 8 are on the route excluding the end points of the additional wiring 9.
(k)追加配線9が既配線8に垂直で、追加配線9の端
点が既配線8の端点を除く経路上にある。(k) The additional wiring 9 is perpendicular to the existing wiring 8, and the end point of the additional wiring 9 is on a route excluding the end point of the existing wiring 8.
(i2)追加配線9と既配線8が直交する。(i2) The additional wiring 9 and the existing wiring 8 are orthogonal.
本実施例では、第2図(a)に示す様に、既記llA3
に配線4を追加したとき、該配線4の接続端点2で分割
される既配線5の分割線のうち、他端側か何も接続され
てなくしかもその長さが閾値長さ以下の分割線は、配線
4を追加したとき自動的に消去する(記憶装置23内の
配線経路情報内から消去すると共に表示も消去する)。In this embodiment, as shown in FIG. 2(a),
When wiring 4 is added to , among the dividing lines of the existing wiring 5 that are divided at the connection end point 2 of the wiring 4, the other end of the dividing line is not connected to anything and the length is less than the threshold length. is automatically deleted when the wiring 4 is added (deleted from the wiring route information in the storage device 23 and also deleted from the display).
また、第2図(b)に示す様に、既配線6に平行にしか
もその端点2が既配線経路上となる配線4を追加すると
き、重なる部分の既記IIA6の一部を、配1IJ4の
追加と同時に消去する。本実施例における配線規則では
、第2図(b)の様に配線の一部が重複する場合は規則
違反となるが、配線4の追加と同時に違反部分を削除す
る結果、規則違反は解消することになる。Further, as shown in FIG. 2(b), when adding a wiring 4 parallel to the existing wiring 6 and having its end point 2 on the existing wiring route, a part of the existing IIA 6 in the overlapping part is added to the wiring 1IJ4. Delete at the same time as adding. According to the wiring rules in this embodiment, if a part of the wiring overlaps as shown in FIG. 2(b), it is a violation of the rules, but as a result of deleting the violating part at the same time as wiring 4 is added, the violation of the rules is resolved. It turns out.
次に、上述した配線修正手順の詳細を第1図のフローチ
ャートに従って説明する。Next, details of the above-mentioned wiring correction procedure will be explained according to the flowchart of FIG.
先ず、支援装置は、オペレータが指定した修正範囲の既
配線データを読み込み、該当するデータを記憶装置から
読み出して表示画面に表示する。First, the support device reads the existing wiring data in the correction range specified by the operator, reads the corresponding data from the storage device, and displays it on the display screen.
そして、オペレータの入力を待機する。オペレータは、
配線を追加修正する場合は、その起点と終点とを入力す
るので、支援装置側では、その起点と終点とから追加配
線経路を求めると共に、追加配線の起点或いは終点にて
分割される既配線の分割配線を求める。そして、追加配
線に対して配線規則チェックを即座に行う。Then, it waits for operator input. The operator is
When adding and modifying wiring, the starting point and ending point are input, so the support device calculates the additional wiring route from the starting point and ending point, and also calculates the route of the existing wiring that is divided at the starting point or ending point of the additional wiring. Find split wiring. Then, a wiring rule check is immediately performed on the additional wiring.
第4図(c)、(d)、(e)、(f)、(g)、(h
)、(U )の交差関係がある場合には、この配線規則
チェックにてエラーありと判定される。この場合には、
次に、そのエラーが、前記分割配線が追加配線に含まれ
るために生じたかエラーであるか否かを判定する。Figure 4 (c), (d), (e), (f), (g), (h
), (U), it is determined that there is an error in this wiring rule check. In this case,
Next, it is determined whether the error occurred because the divided wiring was included in the additional wiring.
第4図(d) 、 (e) 、 (h)、 (Q )の
場合には、「含まれる」とはいえないので、配線規則違
反となる。第4図(c) 、 (f)、 (g)の交差
関係がある場合には、分割配線が追加配線に含まれるの
で、次のステップにて当該分割既配線に削除フラグを立
てる。In the cases shown in FIG. 4(d), (e), (h), and (Q), it cannot be said that the wiring is "included," and therefore the wiring rules are violated. If there are intersecting relationships as shown in FIGS. 4(c), (f), and (g), the divided wiring is included in the additional wiring, so a deletion flag is set for the divided wiring in the next step.
第4図(a)t (b) 、(j) 、(j) 、(k
)の交差関係がある場合には、配線規則チェックの判定
結果はエラー無しとなる。エラー無しの場合には、次に
、どの配線用端子、配線経路にも接続してなく且つ閾値
以下の長さの分割既配線があるか否かを判定する。Figure 4 (a) t (b) , (j) , (j) , (k
), the determination result of the wiring rule check will be that there is no error. If there is no error, then it is determined whether there is a split wiring that is not connected to any wiring terminal or wiring route and whose length is less than the threshold value.
判定結果は、第4図(a) 、 (b) 、 (i)
+ (j)の場合はrNoJとなり、第4図(k)の場
合はrYesJとなる。判定結果がYesの場合には前
述と同様に削除フラグを立てる。この判定結果がNoの
場合或いは削除フラグが立てられた場合には、次に、追
加する配線経路から追加するスルーホールを求める。The judgment results are shown in Figure 4 (a), (b), (i)
In the case of +(j), it becomes rNoJ, and in the case of FIG. 4(k), it becomes rYesJ. If the determination result is Yes, a deletion flag is set in the same manner as described above. If the determination result is No or if the deletion flag is set, then a through hole to be added is determined from the wiring route to be added.
追加スルーホールを求めた場合、この追加スルーホール
に対して配線規則チェックを即座に行い、次にこのチェ
ックにてエラーがあるか否かを判定する。このエラーが
無い場合には1次のステップで削除フラグが立っている
分割配線を削除しくこの削除処理にて、第4図(c)
、 (f)、 (g)における重複部分の余剰配線が削
除され、同図(k)の端点がフリーの余剰配線が削除さ
れる。)、追加配線経路を記憶装置に格納すると共に画
面に表示し、追加スルーホールデータを記憶装置に格納
すると共に画面に表示して、本処理を終了する。When an additional through hole is determined, a wiring rule check is immediately performed on the additional through hole, and then it is determined whether or not there is an error in this check. If there is no error, the divided wiring for which the deletion flag is set will be deleted in the first step.
, (f), and (g) are deleted, and the surplus wiring with free end points in (k) of the same figure is deleted. ), the additional wiring route is stored in the storage device and displayed on the screen, the additional through-hole data is stored in the storage device and displayed on the screen, and this process ends.
第4図(d)、 (e) 、 (h)、 (Q )の交
差関係がある場合或いは追加スルーホールにエラーがあ
る場合には。If there is an intersecting relationship shown in FIG. 4(d), (e), (h), or (Q), or if there is an error in the additional through hole.
エラーである旨をオペレータに判り易く表示する必要が
ある。そこで、先ず、追加配線経路の全てを配線規則違
反パターンとして追加した位置からずらして表示する。It is necessary to clearly display to the operator that there is an error. Therefore, first, all of the additional wiring routes are displayed as wiring rule violation patterns shifted from the added positions.
表示例を第5図に示す。そして、配線経路の違反個所を
各配線経路毎に1ケ所で代表して表示する。つまり、違
反マーク4bを違反個所毎に1個だけ表示する。尚、第
5図(a)は違反個所が1ケ所の場合の表示例であり、
第5図(b)は違反個所が複数個所ある場合の表示例で
ある。次に、違反個所が複数ある場合には、違反個所の
うち追加した順番の一番早い配線の近傍にエラーメツセ
ージ4Cを表示し、本処理を終了する。エラーメツセー
ジ4Cは、例えば、当該規則違反パターンを示す違反マ
ーク4bの右側に表示基準点を定めて表示する。A display example is shown in FIG. Then, one representative location of violation of the wiring route is displayed for each wiring route. That is, only one violation mark 4b is displayed for each violation location. In addition, Figure 5 (a) is an example of display when there is only one violation location.
FIG. 5(b) is an example of display when there are multiple violation locations. Next, if there are multiple violating locations, an error message 4C is displayed near the wiring added earliest among the violating locations, and the process ends. The error message 4C is displayed, for example, with a display reference point set on the right side of the violation mark 4b indicating the rule violation pattern.
次に、このエラー表示の詳細を説明する。追加配線経路
に対して配線規則チェックを行い規則違反が判ったとき
は、第3図の配線規則違反パターン表示機能27が規則
違反パターンを上述したように追加位置からずらして破
線表示するのであるが、規則違反パターンの表示座標位
置を次式から算出する。Next, details of this error display will be explained. When a wiring rule check is performed on the additional wiring route and a rule violation is found, the wiring rule violation pattern display function 27 shown in FIG. 3 shifts the rule violation pattern from the additional position and displays it with a broken line as described above. , the display coordinate position of the rule violation pattern is calculated from the following equation.
RX=FLOAT (IX)+0.2
RY=FLOAT (IY)+0.2
ここで、(IX、IY)は入力した点の整数の座標値で
あり、(RX、RY)は表示座標系に変換した後の実数
の座標値である9つまり、第5図に示す様に、規則違反
パターン4aは配線格子に対して0.2ずらして表示す
る。RX=FLOAT (IX)+0.2 RY=FLOAT (IY)+0.2 Here, (IX, IY) are the integer coordinate values of the input point, and (RX, RY) are the coordinate values converted to the display coordinate system. The second real coordinate value is 9, that is, as shown in FIG. 5, the rule violation pattern 4a is displayed shifted by 0.2 with respect to the wiring grid.
違反マーク4bは、本実施例の場合には、規則違反パタ
ーン経路がX軸に平行であれば最も左端の点に対しl格
子弁だけ右側の点に表示する。Y軸に平行であれば最下
端の点から1格子分だけ上の点に表示する。In this embodiment, the violation mark 4b is displayed at a point to the right of the leftmost point by l lattice valve if the rule violation pattern path is parallel to the X-axis. If it is parallel to the Y axis, it is displayed at a point one grid point above the bottom point.
以上が本発明実施例に係る配線設計支援方法の詳細であ
る6交差関係の判定方法やどのような交差関係のときに
どの部分を削除するかは、本発明を適用する設計対象に
応じて決めればよい。次に、交差関係を調べるアルゴリ
ズムの例を第6図(a)。The above is the details of the wiring design support method according to the embodiment of the present invention.The method for determining the 6-intersection relationship and which part to delete in the case of what kind of intersection relationship are determined depending on the design target to which the present invention is applied. Bye. Next, FIG. 6(a) shows an example of an algorithm for examining intersection relationships.
(b)に、削除アルゴリズムの例を第6図(c)に、夫
々参考のために示す。(b) and an example of the deletion algorithm are shown in FIG. 6(c) for reference.
第6図(a)、(b)に例示するアルゴリズムはフォー
トランで記載してあり、第4図の交差関係(a)〜(R
)を夫々数値0〜11で表している。また、既配線の始
点を(KX2.KY2)、終点を(KX3.KY3)
、但し、KX2≦KX3.KY2≦KY3とし、追加配
線経路の始点を(IX2゜IY2)、終点を(IX3.
IY3)、但し、工X2≦IX3.IY2≦IY3とし
ている。このアルゴリズムで、変数は全て整数である。The algorithms illustrated in FIGS. 6(a) and (b) are written in Fortran, and the intersection relationships (a) to (R
) are each expressed as a numerical value from 0 to 11. Also, set the starting point of the existing wiring to (KX2.KY2) and the ending point to (KX3.KY3).
, However, KX2≦KX3. KY2≦KY3, and the starting point of the additional wiring route is (IX2°IY2) and the ending point is (IX3.
IY3), however, if X2≦IX3. IY2≦IY3. In this algorithm, all variables are integers.
2分割した既配線を含め新しく追加する配線経路全てと
その近傍の全ての既配線に対してこのアルゴリズムを実
行し、KOUSAの値を調べることで、交差関係が判明
する。尚、このアルゴリズムでは、調へる追加配線経路
以外の全ての追加したい配線経路は、仮に配線されてい
るものとして取り扱う。By executing this algorithm on all the newly added wiring paths including the existing wiring divided into two and all existing wiring in the vicinity thereof and checking the value of KOUSA, the intersection relationship can be determined. In this algorithm, all the wiring routes to be added other than the additional wiring route to be investigated are treated as if they were already wired.
第6図(C)に示す削除アルゴリズムにおいても、変数
は全て整数である。ERRCDはエラーコードであり、
その値がOであれば正常終了、1であればエラーである
ことを示す。LIMITは閾値であり、この長さ以上あ
れば、その分割配線は削除しない。短ければ、削除する
。ここでは、閾値は1o格子長さとしているが、この値
はオペレータが自由に設定可能とする。また、DELE
TEはサブルーチンで引数が指示する配線経路を削除す
る機能を持っており、FLG=1はどの配線用端子、配
線経路にも接続してない分割既配線であることを示すフ
ラグ、FLG=Oはそれ以外の配線経路であることを示
すフラグである。Also in the deletion algorithm shown in FIG. 6(C), all variables are integers. ERRCD is an error code,
If the value is O, it indicates normal completion, and if it is 1, it indicates an error. LIMIT is a threshold, and if the length is longer than this, the divided wiring will not be deleted. If it's short, delete it. Here, the threshold value is set to 1o grid length, but this value can be freely set by the operator. Also, DELE
TE has a function to delete the wiring route specified by the argument in the subroutine. This is a flag indicating that the wiring route is other than that.
このアルゴリズムでは1判定(1)は、第4図(f)、
(g)の処理であり、追加配線経路に重なる既配線を削
除する。判定(2)は、第4図(c)の処理であり、追
加配線経路に重なる分割既配線を削除する。判定(3)
は、第4図(k)の処理であり。In this algorithm, 1 judgment (1) is shown in Fig. 4(f),
This is the process (g), in which existing wiring that overlaps the additional wiring route is deleted. Judgment (2) is the process shown in FIG. 4(c), in which the split wiring that overlaps the additional wiring route is deleted. Judgment (3)
is the process shown in FIG. 4(k).
LIMIT未満の長さの分割既配線を削除する。Delete split wiring with a length less than LIMIT.
判定(4)は、第4図(d)、 (e) 、 (h)
、 (Q )の処理であり、斯かる交差関係は処理でき
ないので、配線経路の追加を無効とする。Judgment (4) is shown in Figure 4 (d), (e), (h)
, (Q), and such intersecting relationships cannot be processed, so the addition of the wiring route is invalidated.
[発明の効果]
本発明によれば、表示画面が見易く、配線パターンの設
計を短時間で容易にできるようになる。[Effects of the Invention] According to the present invention, the display screen is easy to see, and wiring patterns can be easily designed in a short time.
第1図(a)、 (b) 、 (e)は本発明の一実施
例に係る配線設計支援装置の処理手順を示すフローチャ
ート、第2図(a)、(b)は第1図に示す処理手順に
よる余剰配線の削除を説明する図、第3図は本発明の一
実施例に係る配線設計支援装置の構成図、第4図(a)
、(b)、(c)、(d)、(e)、(f)、(g)、
(h)、(i)、l)。
(k)、(Q)は既配線と追加配線の交差関係を示す図
、第5図(a)、(b)は本発明の一実施例に係るエラ
ー表示画面図、第6図(a)、 (b)は交差関係判定
アルゴリズムの説明図、第6図(c)は削除アルゴリズ
ムの説明図、第7図(a)、(b)従来技術の問題点の
説明図、第8図は従来技術によるエラー表示画面図であ
る。
4a・・・規則違反パターン、4b・・・違反マーク、
4c・・エラーメツセージ、21・・・表示装置、22
・・・入力装置、23・・・記憶装置、24・・配線パ
ターン表示システム、25・・・配線経路補正機能、2
6・・・不要配線経路削除機能、
27・・・配線規則違反パ
ターン表示機能。FIGS. 1(a), (b), and (e) are flowcharts showing the processing procedure of a wiring design support device according to an embodiment of the present invention, and FIGS. 2(a) and (b) are shown in FIG. FIG. 3 is a diagram illustrating deletion of surplus wiring according to a processing procedure; FIG. 3 is a configuration diagram of a wiring design support device according to an embodiment of the present invention; FIG. 4(a)
, (b), (c), (d), (e), (f), (g),
(h), (i), l). (k) and (Q) are diagrams showing the intersecting relationship between existing wiring and additional wiring, Figures 5 (a) and (b) are error display screen diagrams according to an embodiment of the present invention, and Figure 6 (a). , (b) is an explanatory diagram of the intersection relationship determination algorithm, FIG. 6(c) is an explanatory diagram of the deletion algorithm, FIGS. 7(a) and (b) are explanatory diagrams of problems in the conventional technology, and FIG. FIG. 4 is a diagram of an error display screen according to the technology. 4a... Rule violation pattern, 4b... Violation mark,
4c...Error message, 21...Display device, 22
...Input device, 23...Storage device, 24...Wiring pattern display system, 25...Wiring route correction function, 2
6...Unnecessary wiring route deletion function, 27...Wiring rule violation pattern display function.
Claims (1)
格納した記憶装置からこれらの情報を取り出して表示し
配線パターンの設計を支援する配線設計支援方法におい
て、既配線上を端点として配線を追加する場合にポイン
ティングディバイスで指定した前記端点にて分割された
既配線の端側がいずれの配線用端子或いは他の配線経路
とも接続してなく且つその端までの長さが閾値以下の長
さのときは該閾値以下の長さ部分を自動消去することを
特徴とする配線設計支援方法。 2、配線用端子情報、端子間配線情報、配線規則情報を
格納した記憶装置からこれらの情報を取り出して表示し
配線パターンの設計を支援する配線設計支援方法におい
て、配線を追加したとき該追加配線に対し前記配線規則
情報を用いて即座にチェックを行い規則違反の場合には
該追加配線全経路を追加位置からずらして表示すること
を特徴とする配線設計支援方法。 3、配線用端子情報、端子間配線情報、配線規則情報を
格納した記憶装置からこれらの情報を取り出して表示し
配線パターンの設計を支援する配線設計支援方法におい
て、配線を追加したとき該追加配線に対し前記配線規則
情報を用いて即座にチェックを行い規則違反の場合には
規則違反を示す記号を1個だけ規則違反配線毎に表示す
ることを特徴とする配線設計支援方法。 4、配線用端子情報、端子間配線情報、配線規則情報を
格納した記憶装置からこれらの情報を取り出して表示し
配線パターンの設計を支援する配線設計支援方法におい
て、配線を追加したとき該追加配線に対し前記配線規則
情報を用いて即座にチェックを行い規則違反の場合には
違反理由、対策等を表す文字列を違反配線の近傍に表示
することを特徴とする配線設計支援方法。 5、配線用端子情報、端子間配線情報、配線規則情報を
格納した記憶装置からこれらの情報を取り出して表示し
配線パターンの設計を支援する配線設計支援方法におい
て、複数の配線を追加し配線規則違反となった追加配線
が複数ある場合、これらの規則違反の配線のうち最初に
追加した配線に対してのみエラーメッセージを表示する
ことを特徴とする配線設計支援方法。 6、配線用端子情報、端子間配線情報、配線規則情報を
格納した記憶装置からこれらの情報を取り出して表示し
配線パターンの設計を支援する配線設計支援装置におい
て、既配線上を接続点として配線が追加された場合にポ
インティングデバイスで指定された前記接続点にて分割
される前記既配線の両端点の夫々が配線用端子或いは他
の配線経路と接続しているか否かをチェックする手段と
、該手段にて接続していない端点があると判定されたと
きに該端点と前記接続点までの分割線の長さが閾値以下
の長さであるか否かを判定する手段と、該判定手段にて
閾値以下と判定されたときに前記分割線を自動消去する
手段を備えることを特徴とする配線設計支援装置。 7、配線用端子情報、端子間配線情報、配線規則情報を
格納した記憶装置からこれらの情報を取り出して表示し
配線パターンの設計を支援する配線設計支援装置におい
て、配線が追加されたとき該追加配線に対し前記配線規
則情報を用いて即座にチェックを行う手段と、規則違反
の場合には該追加配線全経路を追加位置からずらして表
示する手段とを備えることを特徴とする配線設計支援装
置。 8、配線用端子情報、端子間配線情報、配線規則情報を
格納した記憶装置からこれらの情報を取り出して表示し
配線パターンの設計を支援する配線設計支援装置におい
て、配線が追加されたとき該追加配線に対し前記配線規
則情報を用いて即座にチェックを行う手段と、規則違反
の場合には規則違反を示す記号を1個だけ規則違反配線
毎に表示する手段とを備えることを特徴とする配線設計
支援装置。 9、配線用端子情報、端子間配線情報、配線規則情報を
格納した記憶装置からこれらの情報を取り出して表示し
配線パターンの設計を支援する配線設計支援装置におい
て、配線が追加されたとき該追加配線に対し前記配線規
則情報を用いて即座にチェックを行う手段と、規則違反
の場合には違反理由、対策等を表す文字列を違反配線の
近傍に表示する手段とを備えることを特徴とする配線設
計支援装置。 10、配線用端子情報、端子間配線情報、配線規則情報
を格納した記憶装置からこれらの情報を取り出して表示
し配線パターンの設計を支援する配線設計支援装置にお
いて、複数の配線が追加され配線規則違反となった追加
配線が複数ある場合にこれらの規則違反の配線のうち最
初に追加された配線に対してのみエラーメッセージを表
示する手段を備えることを特徴とする配線設計支援装置
。 11、配線用端子情報、端子間配線情報、配線規則情報
を格納した記憶装置からこれらの情報を取り出して表示
し配線パターンの設計を支援する配線設計支援方法にお
いて、既配線上を端点として該既配線と並行な配線を追
加する場合に該端点で分割され他端側がどこにも接続さ
れていない前記既配線の分割線を自動消去することを特
徴とする配線設計支援方法。 12、配線用端子情報、端子間配線情報、配線規則情報
を格納した記憶装置からこれらの情報を取り出して表示
し配線パターンの設計を支援する配線設計支援装置にお
いて、既配線上を端点として該既配線と並行な配線が追
加された場合に該端点で分割され他端側がどこにも接続
されていない前記既配線の分割線を自動消去する手段を
備えることを特徴とする配線設計支援装置。[Scope of Claims] 1. In a wiring design support method for supporting the design of a wiring pattern by extracting and displaying information from a storage device storing wiring terminal information, inter-terminal wiring information, and wiring rule information, When adding wiring with the upper end as the end point, the end of the existing wiring divided at the end point specified with the pointing device is not connected to any wiring terminal or other wiring route, and the length to that end is A wiring design support method characterized in that when the length is less than a threshold value, a portion having a length less than the threshold value is automatically deleted. 2. In a wiring design support method in which wiring terminal information, inter-terminal wiring information, and wiring rule information are retrieved from a storage device that stores these information and displayed to support wiring pattern design, when wiring is added, the additional wiring The wiring design support method is characterized in that the wiring rule information is used to immediately check the rules, and if the rules are violated, all of the additional wiring routes are shifted from the additional position and displayed. 3. In a wiring design support method in which wiring terminal information, inter-terminal wiring information, and wiring rule information are retrieved from a storage device that stores these information and displayed to support wiring pattern design, when wiring is added, the additional wiring A wiring design support method characterized in that a check is immediately performed using the wiring rule information, and in the case of a violation of the rules, only one symbol indicating violation of the rules is displayed for each wiring that violates the rules. 4. In a wiring design support method in which wiring terminal information, inter-terminal wiring information, and wiring rule information are retrieved from a storage device that stores these information and displayed to support wiring pattern design, when wiring is added, the additional wiring A wiring design support method characterized in that a check is immediately performed using the wiring rule information, and in the case of a rule violation, a character string representing the reason for the violation, countermeasures, etc. is displayed near the violating wiring. 5. In a wiring design support method in which wiring terminal information, inter-terminal wiring information, and wiring rule information are retrieved from a storage device that stores these information and displayed to support wiring pattern design, multiple wirings are added and wiring rules are added. A wiring design support method characterized by displaying an error message only for the first added wiring among those wirings that violate the rules, when there are multiple additional wirings that violate the rules. 6. In a wiring design support device that extracts and displays wiring terminal information, wiring information between terminals, and wiring rule information from a storage device that stores these information to support the design of wiring patterns, wiring is performed using existing wiring as connection points. means for checking whether each of the end points of the existing wiring that is divided at the connection point specified by a pointing device is connected to a wiring terminal or another wiring route when a wiring is added; means for determining, when the means determines that there is an end point that is not connected, whether or not the length of the dividing line between the end point and the connection point is equal to or less than a threshold; and the determining means A wiring design support device comprising means for automatically erasing the dividing line when it is determined that the dividing line is below a threshold value. 7. In a wiring design support device that retrieves wiring terminal information, inter-terminal wiring information, and wiring rule information from a storage device that stores these information and displays them to support the design of wiring patterns, when wiring is added. A wiring design support device comprising means for immediately checking wiring using the wiring rule information, and means for displaying all routes of the additional wiring shifted from the additional position in the case of violation of the rules. . 8. In a wiring design support device that retrieves wiring terminal information, inter-terminal wiring information, and wiring rule information from a storage device that stores these information and displays them to support the design of wiring patterns, when wiring is added. The wiring is characterized by comprising means for immediately checking the wiring using the wiring rule information, and means for displaying only one symbol indicating violation of the rules for each rule-violating wiring in the case of violation of the rules. Design support equipment. 9. In a wiring design support device that retrieves wiring terminal information, inter-terminal wiring information, and wiring rule information from a storage device that stores these information and displays them to support the design of wiring patterns, when wiring is added. The present invention is characterized by comprising means for immediately checking the wiring using the wiring rule information, and means for displaying a character string representing the reason for the violation, countermeasures, etc. in the vicinity of the violating wiring in the case of violation of the rules. Wiring design support device. 10. In a wiring design support device that retrieves and displays wiring terminal information, wiring information between terminals, and wiring rule information from a storage device that stores these information to support the design of wiring patterns, multiple wirings are added and the wiring rules are updated. A wiring design support device characterized by comprising means for displaying an error message only for the first added wiring among these rule-violating wirings when there are a plurality of additional wirings that violate the rules. 11. In a wiring design support method that retrieves and displays wiring terminal information, inter-terminal wiring information, and wiring rule information from a storage device storing these information to support the design of a wiring pattern, A wiring design support method characterized in that, when adding a wiring parallel to a wiring, a dividing line of the existing wiring that is divided at the end point and whose other end is not connected anywhere is automatically deleted. 12. In a wiring design support device that retrieves and displays wiring terminal information, inter-terminal wiring information, and wiring rule information from a storage device that stores these information to support the design of a wiring pattern, A wiring design support device characterized by comprising means for automatically erasing a dividing line of the existing wiring which is divided at the end point and whose other end is not connected to anywhere when a wiring parallel to the wiring is added.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2045567A JP2986828B2 (en) | 1990-02-28 | 1990-02-28 | Wiring design support method and device, and screen display method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2045567A JP2986828B2 (en) | 1990-02-28 | 1990-02-28 | Wiring design support method and device, and screen display method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03250265A true JPH03250265A (en) | 1991-11-08 |
| JP2986828B2 JP2986828B2 (en) | 1999-12-06 |
Family
ID=12722927
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2045567A Expired - Fee Related JP2986828B2 (en) | 1990-02-28 | 1990-02-28 | Wiring design support method and device, and screen display method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2986828B2 (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013026245A (en) * | 2011-07-15 | 2013-02-04 | Fujitsu Semiconductor Ltd | Method for generating wiring pattern data |
| JP2013093354A (en) * | 2011-10-24 | 2013-05-16 | Renesas Electronics Corp | Semiconductor device design method and semiconductor device manufacturing method |
| CN109241594A (en) * | 2018-08-23 | 2019-01-18 | 郑州云海信息技术有限公司 | T-type topological structure wire length inspection method, device, equipment and readable storage medium storing program for executing |
| JP2023072330A (en) * | 2021-11-12 | 2023-05-24 | 株式会社日立製作所 | Design support device and design support method |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63273171A (en) * | 1987-04-30 | 1988-11-10 | Toshiba Corp | Circuit design backup device |
| JPS647264A (en) * | 1987-06-30 | 1989-01-11 | Toshiba Corp | Circuit design supporting device |
| JPS647265A (en) * | 1987-06-30 | 1989-01-11 | Fujitsu Ltd | Designing device for computer supporting |
| JPH01237771A (en) * | 1988-03-18 | 1989-09-22 | Hitachi Ltd | Method for determining wiring route |
-
1990
- 1990-02-28 JP JP2045567A patent/JP2986828B2/en not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63273171A (en) * | 1987-04-30 | 1988-11-10 | Toshiba Corp | Circuit design backup device |
| JPS647264A (en) * | 1987-06-30 | 1989-01-11 | Toshiba Corp | Circuit design supporting device |
| JPS647265A (en) * | 1987-06-30 | 1989-01-11 | Fujitsu Ltd | Designing device for computer supporting |
| JPH01237771A (en) * | 1988-03-18 | 1989-09-22 | Hitachi Ltd | Method for determining wiring route |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013026245A (en) * | 2011-07-15 | 2013-02-04 | Fujitsu Semiconductor Ltd | Method for generating wiring pattern data |
| JP2013093354A (en) * | 2011-10-24 | 2013-05-16 | Renesas Electronics Corp | Semiconductor device design method and semiconductor device manufacturing method |
| CN109241594A (en) * | 2018-08-23 | 2019-01-18 | 郑州云海信息技术有限公司 | T-type topological structure wire length inspection method, device, equipment and readable storage medium storing program for executing |
| CN109241594B (en) * | 2018-08-23 | 2021-10-29 | 郑州云海信息技术有限公司 | Method, Apparatus, Device and Readable Storage Medium for Checking Line Length of T-Topology Structure |
| JP2023072330A (en) * | 2021-11-12 | 2023-05-24 | 株式会社日立製作所 | Design support device and design support method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2986828B2 (en) | 1999-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940009382B1 (en) | Method and apparatus for design supporting | |
| US4992953A (en) | Computer assisted design method and apparatus | |
| US7870534B2 (en) | Method and apparatus for creating wiring model, computer product, and method of manufacturing device | |
| JP2008310562A (en) | Resistor network creation device and resistor network creation program, for circuit simulation | |
| JPH03250265A (en) | Method and device for supporting wiring design | |
| JP2005267302A (en) | Wiring route determination method and system | |
| US11042684B1 (en) | Dynamic width-space patterns for handling complex DRC rules | |
| JP3213486B2 (en) | Wiring route determination method | |
| JP2858551B2 (en) | Wiring inspection data creation method | |
| JPH07282092A (en) | Equipment for supporting modification of printed wiring boards | |
| JP5614000B2 (en) | Wiring design method, design apparatus, and program | |
| JPH05225264A (en) | Method and device for design support | |
| JP4275541B2 (en) | Wiring check method for printed wiring board, wiring check program for realizing this wiring check method, and recording medium recording this wiring check program | |
| JP3369814B2 (en) | Component symbol information creation device and CAD system using the same | |
| US20060076547A1 (en) | Three-dimensional viewing and editing of microcircuit design | |
| JP3087208B2 (en) | Semiconductor integrated circuit repair support method | |
| JP3605822B2 (en) | Jumper wiring method and apparatus for printed wiring board | |
| JP3630242B2 (en) | Clearance check processing method in substrate CAD system | |
| JPH04170680A (en) | Interactive type wiring route correcting device and its correcting method | |
| JP2008084207A (en) | Placement model creation device, placement model creation method, placement model creation program, and device manufacturing method | |
| JP3097240B2 (en) | Multiple line width wiring method | |
| JPS63115273A (en) | Cad system | |
| JPH033349A (en) | Automatic wiring-method for semiconductor integrated circuit | |
| JPH04148277A (en) | Arrangement correction system | |
| JPH05266134A (en) | Partial correcting method for design data |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |