JPH03250636A - Wire bonding method - Google Patents

Wire bonding method

Info

Publication number
JPH03250636A
JPH03250636A JP2045457A JP4545790A JPH03250636A JP H03250636 A JPH03250636 A JP H03250636A JP 2045457 A JP2045457 A JP 2045457A JP 4545790 A JP4545790 A JP 4545790A JP H03250636 A JPH03250636 A JP H03250636A
Authority
JP
Japan
Prior art keywords
bonding
wire
wire bonding
semiconductor chip
mark
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2045457A
Other languages
Japanese (ja)
Inventor
Yasuki Tsutsumi
安己 堤
Takashi Miwa
孝志 三輪
Atsushi Honda
厚 本多
Koji Nakamura
功治 中村
Toshihiro Tsuboi
敏宏 坪井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Solutions Technology Ltd
Original Assignee
Hitachi ULSI Engineering Corp
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi ULSI Engineering Corp, Hitachi Ltd filed Critical Hitachi ULSI Engineering Corp
Priority to JP2045457A priority Critical patent/JPH03250636A/en
Publication of JPH03250636A publication Critical patent/JPH03250636A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/0711—Apparatus therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Wire Bonding (AREA)

Abstract

PURPOSE:To minimize incorrect operations, reduce operating time of wire bonding, and smooth the operation by attaching the identification mark to a bonding pad side of chip, and an outside lead out terminal of a package. CONSTITUTION:A mark 3 showing No. is made on a bonding pad 2 of a semiconductor chip 1. Another mark 5 showing No. is also made on the tip of an inner lead of a lead frame 4. A wire bonding device is designed to mate these No.s, read these No.s automatically, and store bonding coordinates, and performs wire bonding with bonding wire 6. As the 'No.'5 is made on the bonding pad 2 of the semiconductor chip 1 and the tip of the inner lead of the lead frame 4, it is possible to prevent incorrect input and reduce input time of bonding coordinates by automatic reading.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はワイヤボンディング装置を用いて半導体チップ
上の接続電極とパッケージの外部引出し用端子との間を
ボンディングワイヤでワイヤボンディングする技術に関
する。
DETAILED DESCRIPTION OF THE INVENTION [Industrial Application Field] The present invention relates to a technique for wire bonding using a wire bonding device between a connection electrode on a semiconductor chip and an external lead terminal of a package using a bonding wire.

〔従来の技術〕[Conventional technology]

半導体チップをパッケージ内に収納しまたとぎに、当該
チップを機能させるためにはその内部配線をパッケージ
外部に引出しする必按がある。熱圧着法や超音波法など
の方法によりワイヤボンディングするのはその接続方法
の一つである。ワイヤボンディングには、マイクロコン
ピュータを用い、チップ上の接続電極(ポンプイングツ
くノド〕とノくッケージの外部引出し用端子(リードフ
レームなどにより構成される)との対応関係すなわちボ
ンディングする位置を探し、自動釣にボンディングする
ワイヤボンディング装置が使用される。
After a semiconductor chip is housed in a package, in order to make the chip function, it is necessary to extend its internal wiring to the outside of the package. Wire bonding using methods such as thermocompression bonding and ultrasonic bonding is one of the connection methods. For wire bonding, a microcomputer is used to find the correspondence between the connection electrode (pumping point) on the chip and the external lead-out terminal (consisted of a lead frame, etc.) on the chip, that is, the bonding position, and automatically perform wire bonding. A wire bonding device is used to bond the wire.

一般の半導体装置の組立工程におけるワイヤボンディン
グ時にあっては、−旦認t、i!シたボンディング位置
(ボンディング座標)を利用して次々とそのワイヤボン
ディングを行なえることができるが、新製品である場合
や実験品などをワイヤボンディングしようとする時には
、データがないため、従来、モニターにより手動でボン
ディング座標に合せてコンピュータ入力し、記憶させワ
イヤボンディングするということが行われていた。
During wire bonding in the assembly process of general semiconductor devices, -tan t, i! It is possible to perform wire bonding one after another using the different bonding positions (bonding coordinates), but when trying to wire bond a new product or an experimental product, because there is no data, conventional Therefore, the bonding coordinates were manually entered into a computer, memorized, and wire bonded.

尚、ワイヤボンディング技術やワイヤボンディング装置
について述べた文献の例としては、■工業調査会発行「
電子材料J 1983年別冊号P140〜145が挙げ
られる。
Examples of literature that describes wire bonding technology and wire bonding equipment include:
Examples include Electronic Materials J 1983 special issue P140-145.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

しかし、上記従来技術では、多ビン化や多品種化に伴な
い、手動でボンディング座標を入力することは、誤入力
などが起こり易く、多大な時間を要していた。
However, in the above-mentioned conventional technology, as the number of bins and products become more diverse, manually inputting the bonding coordinates is prone to erroneous inputs and takes a lot of time.

本発明は、多ビン化や多品種化などに際しても誤入力を
防ぎ、ボンディング座標の入力時間を短縮させることの
できる技術を提供することを目的とする。
SUMMARY OF THE INVENTION An object of the present invention is to provide a technique that can prevent erroneous inputs and shorten the time required to input bonding coordinates even when increasing the number of bins and products.

本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。
The above and other objects and novel features of the present invention include:
It will become clear from the description of this specification and the accompanying drawings.

〔課題を解決するための手段〕[Means to solve the problem]

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
A brief overview of typical inventions disclosed in this application is as follows.

本発明では、チップのボンディングバンド側にも、また
、パンケージの外部引出し用端子(リード)側にも、共
に、同じ例えば階よりなる標識を付けるようにする。
In the present invention, the same mark, for example, a floor, is attached to both the bonding band side of the chip and the external extraction terminal (lead) side of the pancage.

〔作用〕[Effect]

これにより、バンドとリードとの対応関係が明確になり
、これらの寛を自動で読み取り、座標の記憶を行うワイ
ヤボンディング装置を使用することにより、誤入力が防
止され、ボンディング座標の入力時間も短縮され、レイ
アウトなしでも当該装置ないし目視でリードとバンドと
の対応をとることができる。特に、新製品を出すような
場合や多ビン化、多品種化に際して有効となる。
This clarifies the correspondence between bands and leads, and by using a wire bonding device that automatically reads these widths and memorizes the coordinates, incorrect input can be prevented and the time required to input bonding coordinates can be shortened. Therefore, the correspondence between the leads and the bands can be established using the device or visually without a layout. This is especially effective when releasing new products, increasing the number of bottles, and increasing the variety of products.

〔実施例〕〔Example〕

次に、本発明の実施例を図面に基づいて説明する。 Next, embodiments of the present invention will be described based on the drawings.

図1に示すよって、半導体チップ1のボンディングバン
ド2に随よりなるマーク3を入れる。リードフレーム4
のインナーリ−ド先端部にもmよりなるマーク5を入れ
る。ワイヤボンディング装置では、これら随を対応させ
て自動で読取し、ボンディング座標の記憶を行ない、ボ
ンディングワイヤ6によるワイヤボンディングを行なう
。
As shown in FIG. 1, an arbitrary mark 3 is placed on the bonding band 2 of the semiconductor chip 1. Lead frame 4
A mark 5 consisting of an m is also placed at the tip of the inner lead. The wire bonding apparatus automatically reads these items in correspondence, stores the bonding coordinates, and performs wire bonding using the bonding wire 6.

第2図は当該ワイヤボンディング後の組立品をモールド
金型に入れ、樹脂をモールドしてなる樹脂封止型半導体
装置の一例を示す。
FIG. 2 shows an example of a resin-sealed semiconductor device in which the assembled product after wire bonding is placed in a mold and resin is molded.

第2図にて、7は樹脂封止部である。In FIG. 2, 7 is a resin sealing portion.

当該半導体チップ1は、例えばシリコン単結晶基板から
成り、周知の技術によってこのチップ内には多数の回路
素子が形成され、1つの回路機能が与えられている。回
路素子の具体例は、例えばMOS)ランジスタから成り
、これらの回路素子によって、例えば論理回路およびメ
モリの回路機能が形成されている。
The semiconductor chip 1 is made of, for example, a silicon single-crystal substrate, and a large number of circuit elements are formed within this chip using well-known techniques to provide one circuit function. A concrete example of a circuit element is, for example, a transistor (MOS), and these circuit elements form, for example, a logic circuit and a memory circuit function.

リードフレーム4は、例えばコバール合金により構成さ
れる。
The lead frame 4 is made of Kovar alloy, for example.

ボンディングワイヤ6は、例えばAu線よりなる。本発
明実施例によれば、半導体チップ1のポンディングパッ
ド2及びリードフレーム4のインナーリード先端部に′
″m″5が入れらrているので、誤入力の防止、自動読
み取りによるボンディング座標の入力時間の短縮が図ら
れ、また、レイアウト (PB−LAYOUT)なしで
も、当該ワイヤボンディング装置ないしは目視でもって
、ボンディングバンド2とリードフレーム4との対応を
とることができ、マーク5が付せられていることにより
、ワイヤボンディング装置は誤動作が少なくなり、入力
時間も短縮され、ワイヤボンディングの作業時間の短縮
、円滑化が図られ、特に、多ビン化などに際し有利とな
る。
The bonding wire 6 is made of, for example, an Au wire. According to the embodiment of the present invention, the bonding pad 2 of the semiconductor chip 1 and the tip of the inner lead of the lead frame 4 are
``m''5 is included to prevent erroneous inputs and reduce the time required to enter bonding coordinates through automatic reading.Also, even without a layout (PB-LAYOUT), the wire bonding equipment or visual inspection can , the bonding band 2 and the lead frame 4 can be matched, and the mark 5 is attached, so that the wire bonding device has fewer malfunctions, input time is shortened, and wire bonding work time is shortened. , smoothness is achieved, which is particularly advantageous when increasing the number of bins.

以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
Although the invention made by the present inventor has been specifically explained above based on examples, it goes without saying that the present invention is not limited to the above examples and can be modified in various ways without departing from the gist thereof. Nor.

〔発明の効果〕〔Effect of the invention〕

本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。
A brief explanation of the effects obtained by typical inventions disclosed in this application is as follows.

以上本発明によれば増々多ビン化し、多品糧化が進んだ
ような場合によっても、ワイヤボンディング装置の誤動
作がなく、入力時間も短縮され、実用上極めて意義のあ
る技術を提供することができた。
As described above, according to the present invention, even when the number of bins increases and the number of food items increases, there is no malfunction of the wire bonding device, the input time is shortened, and it is possible to provide a technology that is extremely significant in practice. did it.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の実施例を示す平面図、第2図は本発明
の実施例を示す一部断面斜視図である。 1・・・半導体チップ、2・・・ポンディングパッド、
3・・・Nl (標11k) 、 4・・・リードフレ
ーム(パッケージの外部引出し用端子〕、5・・・随(
標識)、6・・・ボンディングワイヤ、7・・・樹脂封
止部。 第 図 第 図
FIG. 1 is a plan view showing an embodiment of the invention, and FIG. 2 is a partially sectional perspective view showing an embodiment of the invention. 1... Semiconductor chip, 2... Bonding pad,
3...Nl (standard 11k), 4...Lead frame (terminal for external extraction of the package), 5...Suite (
mark), 6... bonding wire, 7... resin sealing part. Figure Figure

Claims (1)

【特許請求の範囲】 1、ワイヤボンディング装置を用いて半導体チップ上の
接続電極とパッケージの外部引出し用端子との間をボン
ディングワイヤでワイヤボンディングする際に、ワイヤ
ボンディングする前記半導体チップ上の接続電極とこれ
と対応するパッケージの外部引出し用端子の各々に、ボ
ンディングする順序を示す同じ標識を付し、これら半導
体チップ上の接続電極とパッケージの外部引出し用端子
とを対応させてワイヤボンディングを行なうことを特徴
とするワイヤボンディング方法。 2、標識が、番号符号より成る、請求項1に記載のワイ
ヤボンディング方法。
[Claims] 1. When wire bonding is performed using a bonding wire between a connection electrode on a semiconductor chip and an external lead-out terminal of a package using a wire bonding device, the connection electrode on the semiconductor chip to be wire-bonded; and the corresponding external lead-out terminals of the package are each marked with the same mark indicating the order of bonding, and wire bonding is performed by matching the connection electrodes on the semiconductor chip with the external lead-out terminals of the package. A wire bonding method characterized by: 2. The wire bonding method according to claim 1, wherein the mark consists of a number code.
JP2045457A 1990-02-28 1990-02-28 Wire bonding method Pending JPH03250636A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2045457A JPH03250636A (en) 1990-02-28 1990-02-28 Wire bonding method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2045457A JPH03250636A (en) 1990-02-28 1990-02-28 Wire bonding method

Publications (1)

Publication Number Publication Date
JPH03250636A true JPH03250636A (en) 1991-11-08

Family

ID=12719886

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2045457A Pending JPH03250636A (en) 1990-02-28 1990-02-28 Wire bonding method

Country Status (1)

Country Link
JP (1) JPH03250636A (en)

Similar Documents

Publication Publication Date Title
US5250841A (en) Semiconductor device with test-only leads
US6339210B1 (en) Circuit and method for heating an adhesive to package or rework a semiconductor die
US5994784A (en) Die positioning in integrated circuit packaging
US4214364A (en) Hermetic and non-hermetic packaging of devices
JPH09252014A (en) Method for manufacturing semiconductor device
JPH02278740A (en) Packaging of semiconductor device
US4180161A (en) Carrier structure integral with an electronic package and method of construction
JPS63187657A (en) Manufacture of semiconductor device
JPH0382066A (en) Semiconductor device
JPH10116953A (en) Lead frame and semiconductor device using the same
JP2907189B2 (en) Automatic layout device
KR0156335B1 (en) A semiconductor chip package using a tie bar
JPS6130041A (en) Semiconductor device assembling apparatus
JPH03167836A (en) Semiconductor device
JPH01123425A (en) Semiconductor manufacturing equipment
JP2765098B2 (en) Wire bonding apparatus and wire bonding method
JPS6063937A (en) Assembling device for electronic component
KR100478205B1 (en) method of reject die fonder marking
JPH04158564A (en) Lead frame and semiconductor device using the lead frame
JPH1032219A (en) Wire-bonding method
JPH02146740A (en) Semiconductor device
JPS6328043A (en) Wire bonding apparatus
KR19980083261A (en) Lead Frame Recognition Method and Lead Frame Structure for Wire Bonding
JPH01128558A (en) Resin-sealed semiconductor device
JPH053266A (en) Semiconductor device