JPH10232662A - 走査線数変換装置 - Google Patents
走査線数変換装置Info
- Publication number
- JPH10232662A JPH10232662A JP9036759A JP3675997A JPH10232662A JP H10232662 A JPH10232662 A JP H10232662A JP 9036759 A JP9036759 A JP 9036759A JP 3675997 A JP3675997 A JP 3675997A JP H10232662 A JPH10232662 A JP H10232662A
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- line
- signal
- read
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】
【課題】 回路規模の小型化を図ると共に生産コストを
抑制することのできる走査線数変換装置を提供する。 【解決手段】 １ライン目の書込みが終了すると、第１
の切換回路１は端子ｂに設定される。そして、ラインメ
モリ３には、２ライン目の映像信号が上記書込みクロッ
クＷＣＫに同期して書き込まれる。時刻ｔ1 になると、
第２の切換回路１０は端子ｄに設定される。ラインメモ
リ２では、書き込まれた映像信号が上記読出しクロック
ＲＣＫに同期して読み出される。読み出された映像信号
はラインメモリ５に供給されると共に第２の切換回路１
０の端子ｄを介して出力される。このとき、第２の切換
回路１０の端子ｄを介して出力される映像信号Ｓｄは、
読出しクロックＲＣＫに同期しているので、３／４Ｈ期
間で出力される。
抑制することのできる走査線数変換装置を提供する。 【解決手段】 １ライン目の書込みが終了すると、第１
の切換回路１は端子ｂに設定される。そして、ラインメ
モリ３には、２ライン目の映像信号が上記書込みクロッ
クＷＣＫに同期して書き込まれる。時刻ｔ1 になると、
第２の切換回路１０は端子ｄに設定される。ラインメモ
リ２では、書き込まれた映像信号が上記読出しクロック
ＲＣＫに同期して読み出される。読み出された映像信号
はラインメモリ５に供給されると共に第２の切換回路１
０の端子ｄを介して出力される。このとき、第２の切換
回路１０の端子ｄを介して出力される映像信号Ｓｄは、
読出しクロックＲＣＫに同期しているので、３／４Ｈ期
間で出力される。
Description
【０００１】
【発明の属する技術分野】本発明は、映像信号の走査線
数を変換する走査線数変換装置に関する。
数を変換する走査線数変換装置に関する。
【０００２】
【従来の技術】従来、例えばアスペクト比が１６：９の
ＬＣＤ（Liquid Crystal Display）やＣＲＴ（Cathode
Ray Tube）等の表示装置は、アスペクト比が４：３のＮ
ＴＳＣ（National Television System Committee）又は
ＰＡＬ（Phase Alternation byLine ）方式の映像信号
が供給されると、走査線数を変換しなければ、何も映像
を表示しない部分が生じてしまう。そこで、走査線数を
変換するために、映像信号をディジタル信号に変換し、
１フィールド分の映像信号を蓄積してから、走査線間の
演算を行って走査線の補間を行っている。
ＬＣＤ（Liquid Crystal Display）やＣＲＴ（Cathode
Ray Tube）等の表示装置は、アスペクト比が４：３のＮ
ＴＳＣ（National Television System Committee）又は
ＰＡＬ（Phase Alternation byLine ）方式の映像信号
が供給されると、走査線数を変換しなければ、何も映像
を表示しない部分が生じてしまう。そこで、走査線数を
変換するために、映像信号をディジタル信号に変換し、
１フィールド分の映像信号を蓄積してから、走査線間の
演算を行って走査線の補間を行っている。
【０００３】
【発明が解決しようとする課題】ところが、従来の走査
線数の変換処理は、１フィールド分の映像信号をフィー
ルドメモリに記憶させて、映像信号の重み付け処理を行
って走査線の補間を行っている。しかし、フィールドメ
モリを用いると回路規模が大きくなり、装置の小型化を
図ることができなかった。また、フィールドメモリは、
比較的高価なデバイスであり、生産コストを増大させる
原因となっていた。
線数の変換処理は、１フィールド分の映像信号をフィー
ルドメモリに記憶させて、映像信号の重み付け処理を行
って走査線の補間を行っている。しかし、フィールドメ
モリを用いると回路規模が大きくなり、装置の小型化を
図ることができなかった。また、フィールドメモリは、
比較的高価なデバイスであり、生産コストを増大させる
原因となっていた。
【０００４】本発明は、このような問題点に鑑みてなさ
れたものであり、回路規模の小型化を図ると共に生産コ
ストを抑制することのできる走査線数変換装置を提供す
ることを目的とする。
れたものであり、回路規模の小型化を図ると共に生産コ
ストを抑制することのできる走査線数変換装置を提供す
ることを目的とする。
【０００５】
【課題を解決するための手段】上述の課題を解決するた
めに、本発明に係る走査線数変換装置は、ｍ本の走査線
からなる映像信号を１走査線毎に切り換えて出力する第
１の切換手段と、上記第１の切換手段からの映像信号を
それぞれ１走査線毎に記憶する記憶手段と、生成すべき
補間信号とこれに隣接する上記記憶手段から読み出され
た映像信号との距離に基づき、上記映像信号の重み付け
をして補間信号を生成する補間信号生成手段と、上記記
憶手段からの映像信号と補間信号生成手段からの補間信
号を（ｍ／ｎ）水平期間毎に切り換えて、ｎ本の走査線
からなる映像信号を出力する第２の切換手段とを備える
ことを特徴とする。
めに、本発明に係る走査線数変換装置は、ｍ本の走査線
からなる映像信号を１走査線毎に切り換えて出力する第
１の切換手段と、上記第１の切換手段からの映像信号を
それぞれ１走査線毎に記憶する記憶手段と、生成すべき
補間信号とこれに隣接する上記記憶手段から読み出され
た映像信号との距離に基づき、上記映像信号の重み付け
をして補間信号を生成する補間信号生成手段と、上記記
憶手段からの映像信号と補間信号生成手段からの補間信
号を（ｍ／ｎ）水平期間毎に切り換えて、ｎ本の走査線
からなる映像信号を出力する第２の切換手段とを備える
ことを特徴とする。
【０００６】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照しながら説明する。本発明は、比較的安
価なデバイスであるラインメモリを用いて走査線数変換
をすることができるものである。
て、図面を参照しながら説明する。本発明は、比較的安
価なデバイスであるラインメモリを用いて走査線数変換
をすることができるものである。
【０００７】本発明の第１の実施の形態に係る走査線数
変換装置は、図１に示すように、映像信号の１ライン毎
に切換設定が行われる第１の切換回路１と、第１の切換
回路１からの映像信号を１ライン記憶するラインメモリ
２，３，４と、上記ラインメモリ２〜４からの映像信号
をそれぞれ記憶するラインメモリ５，６，７と、ライン
メモリ３，５からの映像信号の演算処理を行う演算回路
８と、ラインメモリ４，６からの映像信号の演算処理を
行う演算回路９と、ラインメモリ２，演算回路８，演算
回路９，ラインメモリ７からの映像信号を選択して出力
する第２の切換回路１０と、上記映像信号の水平同期信
号及び垂直同期信号に基づいて所定の信号を生成するタ
イミング発生部１１とを備える。
変換装置は、図１に示すように、映像信号の１ライン毎
に切換設定が行われる第１の切換回路１と、第１の切換
回路１からの映像信号を１ライン記憶するラインメモリ
２，３，４と、上記ラインメモリ２〜４からの映像信号
をそれぞれ記憶するラインメモリ５，６，７と、ライン
メモリ３，５からの映像信号の演算処理を行う演算回路
８と、ラインメモリ４，６からの映像信号の演算処理を
行う演算回路９と、ラインメモリ２，演算回路８，演算
回路９，ラインメモリ７からの映像信号を選択して出力
する第２の切換回路１０と、上記映像信号の水平同期信
号及び垂直同期信号に基づいて所定の信号を生成するタ
イミング発生部１１とを備える。
【０００８】上記走査線数変換装置は、映像信号の走査
線数を例えば４／３倍にすべく、図２に示すように、隣
合う走査線の映像信号に重み付けを行って、走査線数を
増やしている。
線数を例えば４／３倍にすべく、図２に示すように、隣
合う走査線の映像信号に重み付けを行って、走査線数を
増やしている。
【０００９】ここで、タイミング発生部１１は、上記水
平同期信号及び垂直同期信号に基づいて上記映像信号の
１ライン毎に切換設定を行うための第１の切換信号を生
成し、この第１の切換信号を第１の切換回路１に供給す
る。また、タイミング発生部１１は、上記水平同期信号
等に基づいて、３水平走査期間（以下、３Ｈ期間とい
う）で４回の切換設定を行うための第２の切換信号を生
成し、この第２の切換信号を第２の切換回路１０に供給
する。
平同期信号及び垂直同期信号に基づいて上記映像信号の
１ライン毎に切換設定を行うための第１の切換信号を生
成し、この第１の切換信号を第１の切換回路１に供給す
る。また、タイミング発生部１１は、上記水平同期信号
等に基づいて、３水平走査期間（以下、３Ｈ期間とい
う）で４回の切換設定を行うための第２の切換信号を生
成し、この第２の切換信号を第２の切換回路１０に供給
する。
【００１０】タイミング発生部１１は、ラインメモリ２
等の書込みクロックＷＣＫの４／３倍のクロックレート
である読出しクロックＲＣＫを生成し、この読出しクロ
ックＲＣＫを各ラインメモリ２等に供給する。なお、タ
イミング発生部１１は、各ラインメモリ２等にそれぞれ
独立した読出しクロックＲＣＫを供給する。
等の書込みクロックＷＣＫの４／３倍のクロックレート
である読出しクロックＲＣＫを生成し、この読出しクロ
ックＲＣＫを各ラインメモリ２等に供給する。なお、タ
イミング発生部１１は、各ラインメモリ２等にそれぞれ
独立した読出しクロックＲＣＫを供給する。
【００１１】第１の切換回路１は、タイミング発生部１
１で生成される第１の切換信号に基づいて、１ライン
（１Ｈ期間）毎に端子ａ，端子ｂ，端子ｃに設定される
ようになっている。第１の切換回路１は、端子ａを介し
てラインメモリ２に映像信号Ｓ3k+1を供給し、端子ｂを
介してラインメモリ３に映像信号Ｓ3k+2を供給し、端子
ｃを介してラインメモリ４に映像信号Ｓ3k+3を供給する
（なお、ｋ＝０，１，２，・・・・である。）。
１で生成される第１の切換信号に基づいて、１ライン
（１Ｈ期間）毎に端子ａ，端子ｂ，端子ｃに設定される
ようになっている。第１の切換回路１は、端子ａを介し
てラインメモリ２に映像信号Ｓ3k+1を供給し、端子ｂを
介してラインメモリ３に映像信号Ｓ3k+2を供給し、端子
ｃを介してラインメモリ４に映像信号Ｓ3k+3を供給する
（なお、ｋ＝０，１，２，・・・・である。）。
【００１２】ラインメモリ２には、第１の切換回路１が
端子ａに設定されると、映像信号が書込みクロックＷＣ
Ｋに同期して書き込まれるようになっている。また、タ
イミング発生部１１からの読出しクロックＲＣＫに同期
して上記映像信号を読み出す。ラインメモリ２は、読み
出した映像信号を第２の切換回路１０の端子ｄ及びライ
ンメモリ５に供給する。
端子ａに設定されると、映像信号が書込みクロックＷＣ
Ｋに同期して書き込まれるようになっている。また、タ
イミング発生部１１からの読出しクロックＲＣＫに同期
して上記映像信号を読み出す。ラインメモリ２は、読み
出した映像信号を第２の切換回路１０の端子ｄ及びライ
ンメモリ５に供給する。
【００１３】ラインメモリ３には、第１の切換回路１が
端子ｂに設定されると、映像信号が書込みクロックＷＣ
Ｋに同期して書き込まれるようになっている。また、ラ
インメモリ３は、タイミング発生部１１からの読出しク
ロックＲＣＫに同期して上記映像信号を読み出す。ライ
ンメモリ３は、読み出した映像信号を演算回路８及びラ
インメモリ６に供給する。
端子ｂに設定されると、映像信号が書込みクロックＷＣ
Ｋに同期して書き込まれるようになっている。また、ラ
インメモリ３は、タイミング発生部１１からの読出しク
ロックＲＣＫに同期して上記映像信号を読み出す。ライ
ンメモリ３は、読み出した映像信号を演算回路８及びラ
インメモリ６に供給する。
【００１４】ラインメモリ４には、第１の切換回路１が
端子ｃに設定されると、映像信号が書込みクロックＷＣ
Ｋに同期して書き込まれるようになっている。また、ラ
インメモリ３では、タイミング発生部１１からの読出し
クロックＲＣＫに同期して上記映像信号が読み出され
る。ラインメモリ４は、読み出した映像信号を演算回路
９及びラインメモリ７に供給する。
端子ｃに設定されると、映像信号が書込みクロックＷＣ
Ｋに同期して書き込まれるようになっている。また、ラ
インメモリ３では、タイミング発生部１１からの読出し
クロックＲＣＫに同期して上記映像信号が読み出され
る。ラインメモリ４は、読み出した映像信号を演算回路
９及びラインメモリ７に供給する。
【００１５】ラインメモリ５，６，７では、ラインメモ
リ２，３，４からの映像信号が書込みクロックＷＣＫに
同期して書き込まれ、また、読出しクロックＲＣＫに同
期して上記映像信号が読み出されるようになっている。
ラインメモリ５は読み出した映像信号を演算回路８に供
給し、ラインメモリ６は読み出した映像信号を演算回路
９に供給し、ラインメモリ７は読み出した映像信号を第
２の切換回路１０の端子ｇに供給する。
リ２，３，４からの映像信号が書込みクロックＷＣＫに
同期して書き込まれ、また、読出しクロックＲＣＫに同
期して上記映像信号が読み出されるようになっている。
ラインメモリ５は読み出した映像信号を演算回路８に供
給し、ラインメモリ６は読み出した映像信号を演算回路
９に供給し、ラインメモリ７は読み出した映像信号を第
２の切換回路１０の端子ｇに供給する。
【００１６】演算回路８は、ラインメモリ５からの映像
信号Ｓ3k+1とラインメモリ３からの映像信号Ｓ3k+2に基
づいて重み付け処理の演算を行って、補間信号Ｓ１を出
力する。具体的には、演算回路８は、式（１）を演算す
る。
信号Ｓ3k+1とラインメモリ３からの映像信号Ｓ3k+2に基
づいて重み付け処理の演算を行って、補間信号Ｓ１を出
力する。具体的には、演算回路８は、式（１）を演算す
る。
【００１７】 Ｓ１＝（１／３）×Ｓ3k+1＋（２／３）×Ｓ3k+2 ・・・・・・・（１） 演算回路８は、演算された映像信号（補間信号）Ｓ１を
第２の切換回路１０の端子ｅに供給する。
第２の切換回路１０の端子ｅに供給する。
【００１８】演算回路９は、ラインメモリ６からの映像
信号Ｓ3k+2とラインメモリ４からの映像信号Ｓ3k+3に基
づいて重み付け処理の演算を行って、補間信号Ｓ２を出
力する。具体的には、演算回路８は、式（２）を演算す
る。
信号Ｓ3k+2とラインメモリ４からの映像信号Ｓ3k+3に基
づいて重み付け処理の演算を行って、補間信号Ｓ２を出
力する。具体的には、演算回路８は、式（２）を演算す
る。
【００１９】 Ｓ２＝（２／３）×Ｓ3k+2＋（１／３）×Ｓ3k+3 ・・・・・・・（２） 演算回路９は、演算された映像信号（補間信号）Ｓ２を
第２の切換回路１０の端子ｆに供給する。
第２の切換回路１０の端子ｆに供給する。
【００２０】第２の切換回路１０は、上述の第２の切換
信号に基づいて端子ｄ〜ｇに切換設定され、端子ｄを介
してラインメモリ２からの映像信号Ｓ3k+1を出力し、端
子ｅを介して演算回路８からの映像信号Ｓ１を出力し、
端子ｆを介して演算回路９からの映像信号Ｓ２を出力
し、端子ｇを介してラインメモリ７からの映像信号Ｓ
3k+3を出力するようになっている。
信号に基づいて端子ｄ〜ｇに切換設定され、端子ｄを介
してラインメモリ２からの映像信号Ｓ3k+1を出力し、端
子ｅを介して演算回路８からの映像信号Ｓ１を出力し、
端子ｆを介して演算回路９からの映像信号Ｓ２を出力
し、端子ｇを介してラインメモリ７からの映像信号Ｓ
3k+3を出力するようになっている。
【００２１】したがって、かかる構成の走査線数変換装
置に映像信号が供給されると、図３に示すタイミングチ
ャートに従って、各ラインメモリでは映像信号が書き込
まれ又は読み出されるようになっている。
置に映像信号が供給されると、図３に示すタイミングチ
ャートに従って、各ラインメモリでは映像信号が書き込
まれ又は読み出されるようになっている。
【００２２】具体的には、上記走査線数変換装置に映像
信号が供給されると、第１の切換回路１が端子ａに設定
され、ラインメモリ２に１ライン目の映像信号が書込み
クロックＷＣＫに同期して書き込まれる。
信号が供給されると、第１の切換回路１が端子ａに設定
され、ラインメモリ２に１ライン目の映像信号が書込み
クロックＷＣＫに同期して書き込まれる。
【００２３】１ライン目の書込みが終了すると、第１の
切換回路１は端子ｂに設定される。そして、ラインメモ
リ３には、２ライン目の映像信号が上記書込みクロック
ＷＣＫに同期して書き込まれる。時刻ｔ1 になると、第
２の切換回路１０は端子ｄに設定される。ラインメモリ
２では、書き込まれた映像信号が上記読出しクロックＲ
ＣＫに同期して読み出される。読み出された映像信号は
ラインメモリ５に供給されると共に第２の切換回路１０
の端子ｄを介して出力される。このとき、第２の切換回
路１０の端子ｄを介して出力される映像信号Ｓｄは、読
出しクロックＲＣＫに同期しているので、３／４Ｈ期間
で出力される。
切換回路１は端子ｂに設定される。そして、ラインメモ
リ３には、２ライン目の映像信号が上記書込みクロック
ＷＣＫに同期して書き込まれる。時刻ｔ1 になると、第
２の切換回路１０は端子ｄに設定される。ラインメモリ
２では、書き込まれた映像信号が上記読出しクロックＲ
ＣＫに同期して読み出される。読み出された映像信号は
ラインメモリ５に供給されると共に第２の切換回路１０
の端子ｄを介して出力される。このとき、第２の切換回
路１０の端子ｄを介して出力される映像信号Ｓｄは、読
出しクロックＲＣＫに同期しているので、３／４Ｈ期間
で出力される。
【００２４】２ライン目の書込みが終了すると、第１の
切換回路１は端子ｃに設定される。そして、ラインメモ
リ４には、３ライン目の映像信号が上記書込みクロック
ＷＣＫに同期して書き込まれる。時刻ｔ2 になると、第
２の切換回路１０は端子ｅに設定される。ラインメモリ
３及びラインメモリ５では、書き込まれた映像信号がそ
れぞれ読出しクロックＲＣＫに同期して読み出される。
演算回路８は、ラインメモリ５からの映像信号に１／３
の重み付けを、ラインメモリ３からの映像信号に２／３
の重み付けの演算を行って、この演算結果を第２の切換
回路１０の端子ｅを介して出力する。このとき、第２の
切換回路１０の端子ｅを介して出力される映像信号Ｓｅ
は、読出しクロックＲＣＫに同期しているので、３／４
Ｈ期間で出力される。
切換回路１は端子ｃに設定される。そして、ラインメモ
リ４には、３ライン目の映像信号が上記書込みクロック
ＷＣＫに同期して書き込まれる。時刻ｔ2 になると、第
２の切換回路１０は端子ｅに設定される。ラインメモリ
３及びラインメモリ５では、書き込まれた映像信号がそ
れぞれ読出しクロックＲＣＫに同期して読み出される。
演算回路８は、ラインメモリ５からの映像信号に１／３
の重み付けを、ラインメモリ３からの映像信号に２／３
の重み付けの演算を行って、この演算結果を第２の切換
回路１０の端子ｅを介して出力する。このとき、第２の
切換回路１０の端子ｅを介して出力される映像信号Ｓｅ
は、読出しクロックＲＣＫに同期しているので、３／４
Ｈ期間で出力される。
【００２５】３ライン目の書込みが終了すると、第１の
切換回路１は端子ａに設定される。そして、ラインメモ
リ２には、４ライン目の映像信号が書き込まれる。時刻
ｔ3になると、第２の切換回路１０は端子ｆに設定され
る。ラインメモリ４及びラインメモリ６では、書き込ま
れた映像信号がそれぞれ読出しクロックＲＣＫに同期し
て読み出される。演算回路９は、ラインメモリ６からの
映像信号に２／３の重み付けを、ラインメモリ４からの
映像信号に１／３の重み付けの演算を行って、この演算
結果を第２の切換回路１０の端子ｆを介して出力する。
このとき、第２の切換回路１０の端子ｆを介して出力さ
れる映像信号Ｓｆは、読出しクロックＲＣＫに同期して
いるので、３／４Ｈ期間で出力される。
切換回路１は端子ａに設定される。そして、ラインメモ
リ２には、４ライン目の映像信号が書き込まれる。時刻
ｔ3になると、第２の切換回路１０は端子ｆに設定され
る。ラインメモリ４及びラインメモリ６では、書き込ま
れた映像信号がそれぞれ読出しクロックＲＣＫに同期し
て読み出される。演算回路９は、ラインメモリ６からの
映像信号に２／３の重み付けを、ラインメモリ４からの
映像信号に１／３の重み付けの演算を行って、この演算
結果を第２の切換回路１０の端子ｆを介して出力する。
このとき、第２の切換回路１０の端子ｆを介して出力さ
れる映像信号Ｓｆは、読出しクロックＲＣＫに同期して
いるので、３／４Ｈ期間で出力される。
【００２６】４ライン目の書込みが終了すると、第１の
切換回路１は端子ｂに設定される。そして、ラインメモ
リ３には、５ライン目の映像信号が書き込まれる。時刻
ｔ4になると、第２の切換回路１０は端子ｇに設定され
る。ラインメモリ７では、書き込まれた映像信号が読出
しクロックＲＣＫに同期して読み出され、この映像信号
は第２の切換回路１０の端子ｇを介して出力される。こ
のとき、第２の切換回路１０の端子ｇを介して出力され
る映像信号Ｓｇは、読出しクロックＲＣＫに同期してい
るので、３／４Ｈ期間で出力される。
切換回路１は端子ｂに設定される。そして、ラインメモ
リ３には、５ライン目の映像信号が書き込まれる。時刻
ｔ4になると、第２の切換回路１０は端子ｇに設定され
る。ラインメモリ７では、書き込まれた映像信号が読出
しクロックＲＣＫに同期して読み出され、この映像信号
は第２の切換回路１０の端子ｇを介して出力される。こ
のとき、第２の切換回路１０の端子ｇを介して出力され
る映像信号Ｓｇは、読出しクロックＲＣＫに同期してい
るので、３／４Ｈ期間で出力される。
【００２７】以上のように、第１の実施の形態に係る走
査線数変換装置は、３ライン分の映像信号を各ライン毎
に各ラインメモリに書き込んだ後、読み出された上記映
像信号に対して４ライン分にする重み付け処理を行うこ
とにより、フィールドメモリを用いることなく走査線数
の変換処理を行うことができるので、回路規模の小型化
を図ることができる。また、比較的高価なデバイスであ
るフィールドメモリを使用していないので、生産コスト
を削減することもできる。
査線数変換装置は、３ライン分の映像信号を各ライン毎
に各ラインメモリに書き込んだ後、読み出された上記映
像信号に対して４ライン分にする重み付け処理を行うこ
とにより、フィールドメモリを用いることなく走査線数
の変換処理を行うことができるので、回路規模の小型化
を図ることができる。また、比較的高価なデバイスであ
るフィールドメモリを使用していないので、生産コスト
を削減することもできる。
【００２８】つぎに、本発明の第２の実施の形態につい
て説明する。なお、第１の実施の形態と同じ回路等につ
いては同一の符号を付け、詳細な説明は省略する。
て説明する。なお、第１の実施の形態と同じ回路等につ
いては同一の符号を付け、詳細な説明は省略する。
【００２９】第２の実施の形態に係る走査線数変換装置
は、図４に示すように、切換回路１２，１３，１４と、
ラインメモリ２，３，４と、演算回路８，９とを備え
る。
は、図４に示すように、切換回路１２，１３，１４と、
ラインメモリ２，３，４と、演算回路８，９とを備え
る。
【００３０】ここで、切換回路１２は、タイミング発生
部１１からの切換信号に基づいて、１Ｈ期間は端子ｉ
に、２Ｈ期間は端子ｈに切換設定される。切換回路１２
は、端子ｉ又は端子ｈからの映像信号をラインメモリ２
に供給する。
部１１からの切換信号に基づいて、１Ｈ期間は端子ｉ
に、２Ｈ期間は端子ｈに切換設定される。切換回路１２
は、端子ｉ又は端子ｈからの映像信号をラインメモリ２
に供給する。
【００３１】切換回路１３は、タイミング発生部１１か
らの切換信号に基づいて、１Ｈ期間は端子ｋに、２Ｈ期
間は端子ｊに切換設定される。なお、切換回路１３は、
切換回路１２が端子ｉから端子ｈに設定されるときに、
端子ｊから端子ｋに切換設定されるようになっている。
そして、切換回路１３は、端子ｊ又は端子ｋからの映像
信号をラインメモリ３に供給する。
らの切換信号に基づいて、１Ｈ期間は端子ｋに、２Ｈ期
間は端子ｊに切換設定される。なお、切換回路１３は、
切換回路１２が端子ｉから端子ｈに設定されるときに、
端子ｊから端子ｋに切換設定されるようになっている。
そして、切換回路１３は、端子ｊ又は端子ｋからの映像
信号をラインメモリ３に供給する。
【００３２】切換回路１４は、タイミング発生部１１か
らの切換信号に基づいて、１Ｈ期間は端子ｎに、２Ｈ期
間は端子ｍに切換設定される。なお、切換回路１４は、
切換回路１３が端子ｋから端子ｊに設定されるときに、
端子ｍから端子ｎに切換設定されるようになっている。
そして、切換回路１４は、端子ｍ又は端子ｎからの映像
信号をラインメモリ４に供給する。
らの切換信号に基づいて、１Ｈ期間は端子ｎに、２Ｈ期
間は端子ｍに切換設定される。なお、切換回路１４は、
切換回路１３が端子ｋから端子ｊに設定されるときに、
端子ｍから端子ｎに切換設定されるようになっている。
そして、切換回路１４は、端子ｍ又は端子ｎからの映像
信号をラインメモリ４に供給する。
【００３３】ラインメモリ２では、読出しクロックＲＣ
Ｋに同期して映像信号が読み出されると、この映像信号
は切換回路１２の端子ｈ又は第２の切換回路１０の端子
ｄ又は演算回路８に供給される。ラインメモリ３では、
読出しクロックＲＣＫに同期して映像信号が読み出され
ると、この映像信号は切換回路１３の端子ｊ，演算回路
８，演算回路９に供給される。ラインメモリ４では、読
出しクロックＲＣＫに同期して映像信号が読み出すと、
この映像信号は切換回路１４の端子ｍ，演算回路９，第
２の切換回路１０の端子ｇに供給される。
Ｋに同期して映像信号が読み出されると、この映像信号
は切換回路１２の端子ｈ又は第２の切換回路１０の端子
ｄ又は演算回路８に供給される。ラインメモリ３では、
読出しクロックＲＣＫに同期して映像信号が読み出され
ると、この映像信号は切換回路１３の端子ｊ，演算回路
８，演算回路９に供給される。ラインメモリ４では、読
出しクロックＲＣＫに同期して映像信号が読み出すと、
この映像信号は切換回路１４の端子ｍ，演算回路９，第
２の切換回路１０の端子ｇに供給される。
【００３４】第２の切換回路１０は、タイミング発生部
１１からの上述した第２の切換信号に基づいて、３Ｈ期
間で端子ｄ〜ｇにそれぞれ切換設定される。
１１からの上述した第２の切換信号に基づいて、３Ｈ期
間で端子ｄ〜ｇにそれぞれ切換設定される。
【００３５】以上のような構成の走査線数変換装置に映
像信号が供給されると、図３に示すタイミングチャート
に従って、各ラインメモリでは映像信号が書き込まれ又
は読み出されるようになっている。
像信号が供給されると、図３に示すタイミングチャート
に従って、各ラインメモリでは映像信号が書き込まれ又
は読み出されるようになっている。
【００３６】具体的には、映像信号が入力されると、切
換回路１２は端子ｉに設定され、ラインメモリ２に１ラ
イン分の映像信号が書込みクロックＷＣＫに同期して書
き込まれる。
換回路１２は端子ｉに設定され、ラインメモリ２に１ラ
イン分の映像信号が書込みクロックＷＣＫに同期して書
き込まれる。
【００３７】１ライン目の書込みが終了すると、切換回
路１２は端子ｈに設定され、切換回路１３は端子ｋに設
定される。ラインメモリ３に、２ライン目の映像信号が
上記書込みクロックＷＣＫに同期して書き込まれる。
路１２は端子ｈに設定され、切換回路１３は端子ｋに設
定される。ラインメモリ３に、２ライン目の映像信号が
上記書込みクロックＷＣＫに同期して書き込まれる。
【００３８】時刻ｔ1 になると、第２の切換回路１０は
端子ｄに設定される。ラインメモリ２では、映像信号が
読出しクロックＲＣＫに同期して読み出される。読み出
された映像信号は、切換回路１２の端子ｈを介して再び
ラインメモリ２に書き込まれると共に、第２の切換回路
１０の端子ｄを介して出力される。このとき、第２の切
換回路１０の端子ｄを介して出力される映像信号Ｓｄ
は、第１の実施の形態と同様に、読出しクロックＲＣＫ
に同期しているので、３／４Ｈ期間で出力される。
端子ｄに設定される。ラインメモリ２では、映像信号が
読出しクロックＲＣＫに同期して読み出される。読み出
された映像信号は、切換回路１２の端子ｈを介して再び
ラインメモリ２に書き込まれると共に、第２の切換回路
１０の端子ｄを介して出力される。このとき、第２の切
換回路１０の端子ｄを介して出力される映像信号Ｓｄ
は、第１の実施の形態と同様に、読出しクロックＲＣＫ
に同期しているので、３／４Ｈ期間で出力される。
【００３９】２ライン目の書込みが終了すると、切換回
路１３は端子ｊに設定され、切換回路１４は端子ｎに設
定される。そして、ラインメモリ４には、３ライン目の
映像信号が上記書込みクロックＷＣＫに同期して書き込
まれる。
路１３は端子ｊに設定され、切換回路１４は端子ｎに設
定される。そして、ラインメモリ４には、３ライン目の
映像信号が上記書込みクロックＷＣＫに同期して書き込
まれる。
【００４０】時刻ｔ2 になると、第２の切換回路１０は
端子ｅに設定される。ラインメモリ２では、再度書き込
まれた映像信号が読出しクロックＲＣＫに同期して再び
読み出される。ラインメモリ３では、書き込まれた映像
信号が読出しクロックＲＣＫに同期して読み出される。
読み出された映像信号は、切換回路１３の端子ｊを介し
て再びラインメモリ３に書き込まれると共に、演算回路
８に供給される。演算回路８は、ラインメモリ２からの
映像信号に１／３の重み付けを、ラインメモリ３からの
映像信号に２／３の重み付けの演算を行って、この演算
結果を第２の切換回路１０の端子ｅを介して出力する。
このとき、第２の切換回路１０の端子ｅを介して出力さ
れる映像信号Ｓｅは、読出しクロックＲＣＫに同期して
いるので、３／４Ｈ期間で出力される。
端子ｅに設定される。ラインメモリ２では、再度書き込
まれた映像信号が読出しクロックＲＣＫに同期して再び
読み出される。ラインメモリ３では、書き込まれた映像
信号が読出しクロックＲＣＫに同期して読み出される。
読み出された映像信号は、切換回路１３の端子ｊを介し
て再びラインメモリ３に書き込まれると共に、演算回路
８に供給される。演算回路８は、ラインメモリ２からの
映像信号に１／３の重み付けを、ラインメモリ３からの
映像信号に２／３の重み付けの演算を行って、この演算
結果を第２の切換回路１０の端子ｅを介して出力する。
このとき、第２の切換回路１０の端子ｅを介して出力さ
れる映像信号Ｓｅは、読出しクロックＲＣＫに同期して
いるので、３／４Ｈ期間で出力される。
【００４１】３ライン目の書込みが終了すると、時刻ｔ
3 になり、切換回路１４は端子ｍに設定され、切換回路
１２は端子ｉに設定される。そして、ラインメモリ２に
は、４ライン目の映像信号が上記書込みクロックＷＣＫ
に同期して書き込まれる。
3 になり、切換回路１４は端子ｍに設定され、切換回路
１２は端子ｉに設定される。そして、ラインメモリ２に
は、４ライン目の映像信号が上記書込みクロックＷＣＫ
に同期して書き込まれる。
【００４２】同時にこの時刻ｔ3 では、第２の切換回路
１０は端子ｆに設定される。ラインメモリ４では、書き
込まれた映像信号が読出しクロックＲＣＫに同期して読
み出される。読み出された映像信号は、切換回路１３の
端子ｊを介して再びラインメモリ４に書き込まれると共
に、演算回路８に供給される。ラインメモリ３では、書
き込まれた映像信号は読出しクロックＲＣＫに同期して
読み出される。演算回路８は、ラインメモリ２からの映
像信号に１／３の重み付けを、ラインメモリ３からの映
像信号に２／３の重み付けの演算を行って、この演算結
果を第２の切換回路１０の端子ｅを介して出力する。こ
のとき、第２の切換回路１０の端子ｅを介して出力され
る映像信号Ｓｅは、読出しクロックＲＣＫに同期してい
るので、３／４Ｈ期間で出力される。
１０は端子ｆに設定される。ラインメモリ４では、書き
込まれた映像信号が読出しクロックＲＣＫに同期して読
み出される。読み出された映像信号は、切換回路１３の
端子ｊを介して再びラインメモリ４に書き込まれると共
に、演算回路８に供給される。ラインメモリ３では、書
き込まれた映像信号は読出しクロックＲＣＫに同期して
読み出される。演算回路８は、ラインメモリ２からの映
像信号に１／３の重み付けを、ラインメモリ３からの映
像信号に２／３の重み付けの演算を行って、この演算結
果を第２の切換回路１０の端子ｅを介して出力する。こ
のとき、第２の切換回路１０の端子ｅを介して出力され
る映像信号Ｓｅは、読出しクロックＲＣＫに同期してい
るので、３／４Ｈ期間で出力される。
【００４３】時刻ｔ4 になると、第２の切換回路１０は
端子ｇに設定される。ラインメモリ４では、再度書き込
まれた映像信号が再び読出しクロックＲＣＫに同期して
読み出され、第２の切換回路１０の端子ｇを介して出力
される。このとき出力される映像信号Ｓｇは、読出しク
ロックＲＣＫに同期しているので、３／４Ｈ期間で出力
される。
端子ｇに設定される。ラインメモリ４では、再度書き込
まれた映像信号が再び読出しクロックＲＣＫに同期して
読み出され、第２の切換回路１０の端子ｇを介して出力
される。このとき出力される映像信号Ｓｇは、読出しク
ロックＲＣＫに同期しているので、３／４Ｈ期間で出力
される。
【００４４】以上のように、第２の実施の形態に係る走
査線数変換装置は、第１の実施の形態と同様に、３ライ
ン分の映像信号を各ライン毎に各ラインメモリに書き込
んだ後、読み出された上記映像信号に対して４ライン分
にする重み付け処理を行うことにより、フィールドメモ
リを用いることなく走査線数の変換処理を行うことがで
きるので、回路規模の小型化を図ることができる。ま
た、比較的高価なデバイスであるフィールドメモリを使
用していないので、生産コストを削減することもでき
る。さらに、第１の実施の形態に比べて、使用するライ
ンメモリを半分にすることで、大幅に生産コストの削減
することができる。
査線数変換装置は、第１の実施の形態と同様に、３ライ
ン分の映像信号を各ライン毎に各ラインメモリに書き込
んだ後、読み出された上記映像信号に対して４ライン分
にする重み付け処理を行うことにより、フィールドメモ
リを用いることなく走査線数の変換処理を行うことがで
きるので、回路規模の小型化を図ることができる。ま
た、比較的高価なデバイスであるフィールドメモリを使
用していないので、生産コストを削減することもでき
る。さらに、第１の実施の形態に比べて、使用するライ
ンメモリを半分にすることで、大幅に生産コストの削減
することができる。
【００４５】なお、本発明は、上述の実施の形態に限定
されるものではなく、走査線数を任意の数に変換するこ
とができる。例えば、ｍ本の走査線数をｎ本に変換する
場合、ｍ本のラインメモリに各ラインの映像信号を切り
換えて供給するための切換手段を設け、上記各ラインメ
モリから読み出される映像信号であってライン間が隣接
する映像信号に重み付けをして補間信号を生成すること
により、かかる走査線数の変換処理を実現することがで
きる。
されるものではなく、走査線数を任意の数に変換するこ
とができる。例えば、ｍ本の走査線数をｎ本に変換する
場合、ｍ本のラインメモリに各ラインの映像信号を切り
換えて供給するための切換手段を設け、上記各ラインメ
モリから読み出される映像信号であってライン間が隣接
する映像信号に重み付けをして補間信号を生成すること
により、かかる走査線数の変換処理を実現することがで
きる。
【００４６】
【発明の効果】以上詳細に説明したように、本発明に係
る走査線数変換装置によれば、生成すべき補間信号とこ
れに隣接する上記記憶手段から読み出された映像信号と
の距離に基づき上記映像信号の重み付けをして補間信号
を生成して、記憶手段からの映像信号と補間信号生成手
段からの補間信号を（ｍ／ｎ）水平期間毎に切り換え
て、ｎ本の走査線からなる映像信号を出力することによ
り、フィールドメモリを用いることなく走査線数の変換
を行うことができ、回路規模の小型化を図ると共に生産
コストも削減することができる。
る走査線数変換装置によれば、生成すべき補間信号とこ
れに隣接する上記記憶手段から読み出された映像信号と
の距離に基づき上記映像信号の重み付けをして補間信号
を生成して、記憶手段からの映像信号と補間信号生成手
段からの補間信号を（ｍ／ｎ）水平期間毎に切り換え
て、ｎ本の走査線からなる映像信号を出力することによ
り、フィールドメモリを用いることなく走査線数の変換
を行うことができ、回路規模の小型化を図ると共に生産
コストも削減することができる。
【図１】本発明の第１の実施の形態に係る走査線数変換
装置の具体的な構成を示すブロック図である。
装置の具体的な構成を示すブロック図である。
【図２】走査線数変換の概念を説明する模式図である。
【図３】各ラインメモリの映像信号の書込み及び読出し
の状態を示すタイミングチャートである。
の状態を示すタイミングチャートである。
【図４】本発明の第２の実施の形態に係る走査線数変換
装置の具体的な構成を示すブロック図である。
装置の具体的な構成を示すブロック図である。
１ 第１の切換回路、２，３，４ ラインメモリ、８，
９ 演算回路、１０第２の切換回路
９ 演算回路、１０第２の切換回路
Claims (3)
- 【請求項１】 ｍ本の走査線からなる映像信号を１走査
線毎に切り換えて出力する第１の切換手段と、 上記第１の切換手段からの映像信号をそれぞれ１走査線
毎に記憶する記憶手段と、 生成すべき補間信号とこれに隣接する上記記憶手段から
読み出された映像信号との距離に基づき、上記映像信号
の重み付けをして補間信号を生成する補間信号生成手段
と、 上記記憶手段からの映像信号と補間信号生成手段からの
補間信号を（ｍ／ｎ）水平期間毎に切り換えて、ｎ本の
走査線からなる映像信号を出力する第２の切換手段とを
備えることを特徴とする走査線数変換装置。 - 【請求項２】 上記記憶手段は、上記第１の切換手段か
らの映像信号をライン毎に記憶する第１乃至第ｍのライ
ンメモリと、上記第１乃至第ｍのラインメモリからの映
像信号をそれぞれ記憶する第（ｍ＋１）乃至第２ｍのラ
インメモリとを有し、 上記補間信号生成手段は、第２及び第（ｍ＋１）のライ
ンメモリから読み出された映像信号にそれぞれ重み付け
をして補間信号を生成する第１の補間信号生成部と、第
３及び第（ｍ＋２）のラインメモリから読み出された映
像信号にそれぞれ重み付けをして補間信号を生成する第
２の補間信号生成部と、・・・、上記第ｍ及び第（２ｍ
−１）のラインメモリから読み出された映像信号にそれ
ぞれ重み付けをして補間信号を生成する第（ｎ−１）の
補間信号生成部とを有し、 上記第２の切換手段は、上記第１のラインメモリから読
み出される映像信号，上記第１乃至第（ｎ−１）の補間
信号生成部からの補間信号，上記第２ｍのラインメモリ
から読み出される映像信号を、（ｍ／ｎ）水平期間毎に
切り換えて、ｎ本の走査線からなる映像信号を出力する
ことを特徴とする請求項１記載の走査線数変換装置。 - 【請求項３】 上記記憶手段は、上記第１の切換手段か
らの映像信号を１走査線毎に記憶する第１乃至第ｍのラ
インメモリを有し、 上記第１の切換手段は、上記第１乃至第ｍのラインメモ
リに１走査線毎に映像信号を切り換えて出力し、上記第
１乃至第ｍのラインメモリに映像信号を出力しないとき
には上記第１乃至第ｍのラインメモリから読み出された
映像信号を再び上記第１乃至第ｍのラインメモリに出力
し、 上記補間信号生成手段は、上記第１及び第２のラインメ
モリから読み出された映像信号にそれぞれ重み付けをし
て補間信号を生成する第１の補間信号生成部と、第２及
び第３のラインメモリから読み出された映像信号にそれ
ぞれ重み付けをして補間信号を生成する第２の補間信号
生成部と、・・・、上記第（ｍ−１）及び第ｍのライン
メモリから読み出された映像信号にそれぞれ重み付けを
して補間信号を生成する第（ｎ−１）の補間信号生成部
とを有し、 上記第２の切換手段は、上記第１のラインメモリから読
み出される映像信号，上記第１乃至第（ｎ−１）の補間
信号生成部からの補間信号，上記第ｍのラインメモリか
ら読み出される映像信号を、（ｍ／ｎ）水平期間毎に切
り換えて、ｎ本の走査線からなる映像信号を出力するこ
とを特徴とする請求項１記載の走査線数変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9036759A JPH10232662A (ja) | 1997-02-20 | 1997-02-20 | 走査線数変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9036759A JPH10232662A (ja) | 1997-02-20 | 1997-02-20 | 走査線数変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10232662A true JPH10232662A (ja) | 1998-09-02 |
Family
ID=12478688
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9036759A Withdrawn JPH10232662A (ja) | 1997-02-20 | 1997-02-20 | 走査線数変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10232662A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004046235A (ja) * | 2003-09-05 | 2004-02-12 | Matsushita Electric Ind Co Ltd | 液晶表示装置 |
| US7027018B2 (en) | 2002-03-20 | 2006-04-11 | Hitachi, Ltd. | Display device and driving method thereof |
-
1997
- 1997-02-20 JP JP9036759A patent/JPH10232662A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7027018B2 (en) | 2002-03-20 | 2006-04-11 | Hitachi, Ltd. | Display device and driving method thereof |
| JP2004046235A (ja) * | 2003-09-05 | 2004-02-12 | Matsushita Electric Ind Co Ltd | 液晶表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2710123B2 (ja) | 画像拡大装置 | |
| JPS587183A (ja) | ビデオ信号変換装置 | |
| KR100194922B1 (ko) | 화면비 변환장치 | |
| JP2577926B2 (ja) | 画像データの書き込み及び読み出し方法 | |
| JP2584138B2 (ja) | テレビジョン方式変換装置 | |
| JPH0620292B2 (ja) | 時間軸修正機能を有する映像信号回路 | |
| KR100403692B1 (ko) | 화상표시장치 | |
| JPH10232662A (ja) | 走査線数変換装置 | |
| JPH05292476A (ja) | 汎用走査周期変換装置 | |
| JPH06178202A (ja) | 画像縮小装置 | |
| JPH0926774A (ja) | 表示データ出力装置及び情報処理装置及び表示データ出力方法 | |
| JPS6343950B2 (ja) | ||
| JPH0773096A (ja) | 画像処理装置 | |
| JP3883248B2 (ja) | 画素数変換装置 | |
| JPS6221380A (ja) | 二画面テレビ受信機 | |
| JPS63257785A (ja) | 走査周波数変換方式 | |
| JPH10136316A (ja) | 画像データ処理装置および画像データ処理方法 | |
| JP2610181B2 (ja) | ビデオ走査周波数変換装置 | |
| JP2599045B2 (ja) | 垂直方向拡大回路 | |
| JPH06311491A (ja) | 画像変換装置 | |
| JP2000023107A (ja) | 映像信号処理回路 | |
| JPH07219512A (ja) | ラスタスキャンｔｖ画像生成装置及び高解像度ｔｖ画像の合成表示方式 | |
| JPH0348518B2 (ja) | ||
| JPH0254687A (ja) | 映像信号変換回路 | |
| JPH0431892A (ja) | ビデオ信号表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20040511 |