JPH0325114B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、公衆電話機が通常の動作状態におい
て、容易にその動作状態が常に確認でき、しかも
その動作状態の確認によつて通話料金や使用コイ
ン等の変更が生じた時に必要とされる確認動作時
間を大幅に短縮することを目的とした公衆電話機
に関する。

従来のかかる公衆電話機においては、通常の公
衆電話機としての動作のみを行なうものか、ある
いは金庫の存在や金庫満杯状態を検知し、その内
容をランプや数字表示器等を用いて使用不能状態
を表示させるのみであつた。

然るに、公衆電話機の使用不能を引起こす故障
の原因としては前記以外にも種々の原因が考えら
れる。

例えばコインを投入しても表示装置上に表示さ
れている残額にコインの金額相当分が加算されな
い場合には、コインの投入枚数を計数するための
コイン計数設点が正常に動作しないこと、公衆電
話機の動作処理手順を記憶するROMの一部にパ
ラメータとして記憶されているコインの金額が正
しく設定されてないこと、表示出力や表示装置の
不良等が上げられる。

第１図に従来の公衆電話機のブロツクダイヤグ
ラムを示す。

第１図において２は公衆電話機の動作処理手順
を記憶するためのROMと、３は該ROM上に設
けられかつ動作処理手順に必要なコインの金額、
通話料金、通話の種類を識別する場合に用いられ
るダイヤル番号コード等をパラメータとして記憶
するためのパラメータ記憶部、５は公衆電話機が
通常の動作を行なう時に生じる信号を検知するた
めの検知装置であり、フツクオンやフツクオフを
検知するためのフツクスイツチやユーザがダイヤ
ルした番号を検知入力するためのダイヤルキース
イツチ、課金信号を受信検知するための課金信号
受信回路、金庫の存在や金庫満杯を検知するため
の検知回路、ラインの極性を検知するためのルー
プ電流検知回路等が含まれる。

５′は検知装置からの信号をCPUに入力するた
めの入力部、１は２に記憶された動作処理手順に
従つて制御を行なうCPU、４はCPUによつて得
られた演算制御結果や入力部５′を経由して得ら
れた検知装置からの信号を必要に応じて記憶する
ための第１のRAMである。又、６は表示装置で
あり、CPU１によつて得られた残額（クレジツ
ト）や通話度数等の演算結果を６′の出力部を経
由してCPU１は表示出力として出力し、前記表
示装置６は前記表示出力を表示する。

従来の公衆電話機においては、検知装置の動作
不良を容易に確認する手段がなく、使用コインが
多い場合には何通りかの組合せによつて収納動作
を行なつて公衆電話機の動作が正常であることを
確認する必要があつた。特に使用コインや通話料
金が変更となつた場合にはパラメータ記憶部３の
内容を新たに書換える必要があり、パラメータ記
憶部３と一体となつたROM２も同時に書換える
必要があつた。

従つてパラメータを含めた動作確認に要する時
間が膨大となる欠点があつた。

又、動作確認によつて故障が発見されてもどの
部位に故障が存在するかということを判断でき
ず、更に別のユニツトを用意してこれらユニツト
の交換により正常動作の確認を行なう場合には多
大の手間が必要であつた。

本発明は、従来のかかる欠点を一挙に解決する
目的を有し、公衆電話機が通常の動作状態におい
て随時任意に検知装置からの信号を確認でき、し
かもROM２からパラメータ記憶部３を分離し、
独立に着脱自在にすることによつて、ROM２の
動作処理手順を固定化し、使用コインの切替や通
話料金の変更の場合にはパラメータ記憶部のみを
可変し、新たに設定されたパラメータを収納動作
等を行なわずに容易に確認できる極めて便利な公
衆電話機を提供するものである。

以下、図面に基づいて本発明の一実施例を説明
する。

第２図は本発明になる公衆電話機のブロツクダ
イヤグラムである。

図中、１はCPU、２はROM、４は第１の
ROM、５は検知装置、５′は入力部、６は表示
装置、６′は出力部であつて第１図に示した従来
例と同一である。３はROM２から分離独立し、
着脱自在としたパラメータ記憶部、７は該パラメ
ータ記憶部３から入力された通話料金やコインの
金額等のパラメータを記憶するための第２の
RAMであつて第１のRAMと同一のRAMアドレ
スで指定可能なRAMの領域に設けられている。
８は第１のRAM及び第２のRAMのRAMアドレ
スを直接的もしくは間接的に指定するための
RAMアドレス設定装置であり、パラメータ記憶
部３及びRAMアドレス設定装置８はともに入力
部５′に接続されている。

第３，１図は本発明の一実施例による公衆電話
機の構成図を示している。

同図中、１０はマイクロコンピユータ１０であ
り、CPU１、ROM２、第１のROM４、第２の
RAM７、入力部及び出力部を１つに表現した
Ｉ／Ｏポート１１とから構成されている。検知装
置５として、フツクスイツチ５１、金庫存在検知
回路５２、金庫満杯検知回路５３、ダイヤルキー
スイツチ５４、課金信号受信回路５５、ループ電
流検知回路５６がＩ／Ｏポート１１に接続されて
いる。

第３，１図の詳細を述べる。公衆電話機の使用
に先立ちフツクオフが行なわれると、フツクスイ
ツチ５１が動作し、電話機の回路全体に電源（図
示せず）を供給し、電話機は動作状態となる。フ
ツクオフが検知されるとただちにCPU１はパラ
メータ記憶部３に記憶されたパラメータをＩ／Ｏ
ポート１１から入力し第２のRAM７の所定の位
置に記憶する。

金庫存在検知回路５２は、金庫が電話機内に装
着されているか否かを検知するものである。金庫
満杯検知回路５３の例として、金庫室内の満杯状
態の時に蓄積コインが接触する位置に金庫満杯検
知接点を設け、該金庫満杯検知接点と金庫とが蓄
積コインによつて導通した時、金庫満杯であるこ
とを検知する。

CPU１は金庫存在検知回路５２及び金庫満杯
検知回路５３からの信号をＩ／Ｏポート１１を経
由して第１のRAM４の所定の位置に記憶する。
金庫が存在し、金庫満杯でない場合にはCPU１
はROM２に記憶された動作処理手順に従つて通
話ループを形成するためのリレーHSに動作信号
をＩ／Ｏポート１１を経由して送出する。リレー
HSの動作によりリレーHSの接点hsが閉設し、通
話回路TSが通話ライン端子L1，L2に接続され、
通話が可能となる。

通話ループ形成された後、ユーザがダイヤルキ
ースイツチ５４を操作すると、CPU１は押され
たダイヤル番号を順次第１のRAM４の所定の位
置に格納されるとともに、予め第２のRAM７に
記憶されたダイヤル番号コードと比較し、通話の
種別を判定し、更に押されたダイヤル番号に該当
するダイヤル番号のキー入力信号をＩ／Ｏポート
１１を経由して出力する。ダイヤラーDSは該キ
ー入力信号に従つてダイヤル信号を通話回路TS
へ送出する。ループ電流検知回路５６はライン電
流の向きにより通話ラインの極性を判別するため
のものである。ループ電流検知回路５６からの信
号はCPU１によりＩ／Ｏポートを経由して第１
のRAM４の所定の位置に記憶される。

課金信号受信回路５５は有料通話時交換機から
送出される課金信号を受信検知するためのもので
ある。課金信号受信回路５５からの信号も同様に
第１のRAM４の所定の位置に記憶する。課金信
号の到来中は課金信号受信回路５５からの信号の
記憶内容を保持し、課金信号が検知されなくなる
と再び記憶内容がクリアされる。

９０はコイン収納返却機構であり、本実施例で
は３種類のコインを個別の機構を用いた場合を想
定してある。個々のコイン収納返却機構９０の簡
単な構造図を第３，２図に示す。

第３，２図において９１は蓄積コインA1〜A4
を計数するためのコイン計数接点、９３はコイン
投入口、９４はフツクオフ時コイン選別軌道内に
突出して正貨を蓄積軌道に導くための軌道形成レ
バー、９５はフツクオン時軌道から退却して蓄積
コインを返却するための返却レバー、９６は蓄積
コインA1を収納する時に軌道から退却して収納
軌道１００に導くための収納レバー、９７は投入
コインの真偽を識別するための選別軌道、９８は
正貨を蓄積するための蓄積軌道、９９はコインの
収納動作時蓄積コインA2〜A4が収納されるのを
阻止するための転動阻止レバーであつて収納レバ
ー９６と連動する構造となつている。

収納レバー９６と転動阻止レバー９９は第３，
１図の収納マグネツト９２によつて駆動される。

いまコインをコイン投入口９３から投入する
と、コインは選別軌道９７によつて真偽判別され
た後、正貨は蓄積軌道９８へ転動し、偽貨は返却
口１０３へ返却される。

蓄積軌道９８へ蓄積された蓄積コインA1〜A4
はコイン計数接点９１を動作させる。

収納位置にある蓄積コインA1の収納は、収納
レバー９６が蓄積軌道９８から退却し、同時に転
動阻止レバー９９が突出して蓄積コインA2〜A4
の転動を阻止することによつて、蓄積コインA1
のみが収納軌道１００へ転動することによつて行
なわれる。収納口１０１を通過した収納コインは
図示しない金庫へ収納される。ここ収納レバー９
６及び転動阻止レバー９９は連動した構造となつ
ており、第３，１図中に示された収納マグネツト
９２によつて駆動される。

通話終了時に送受機掛けを行なうと、軌道形成
レバー９４が選別軌道９７から退却し、同時に返
却レバー９５が返却軌道１０２から退却するので
コイン投入口９３から投入されたコインや蓄積軌
道９８に残された未収納コインは全て返却軌道１
０２を経由して返却口１０３へ返却される。第
３，２図のコイン収納返却機構は１種類のコイン
について示されたものであり、第３，１図に示さ
れたように３種類のコイン即ち低額コイン、中額
コイン、高額コインを使用する場合には、第３，
２図のコイン収納返却機構を３種類備えた構造と
なる。

コインが投入されてコイン計数接点９１が動作
すると、CPU１によりコイン計数接点９１から
の信号はＩ／Ｏポート１１を経由して第１の
RAM内に記憶される。

第３，１図において５５は課金信号受信回路で
あり、図示しない交換機から到来した課金信号を
受信識別する。該課金信号受信回路５５からの信
号はCPU１により、Ｉ／Ｏポート１１を経由し
て第１のRAMに記憶される。これによつて、
CPU１は残額から通話料金を減算し、必要に応
じてコインを収納するための収納マグネツト９２
の駆動信号をＩ／Ｏポート１１を経由して送出す
る。

６２は収納マグネツト９２やリレーHSを駆動
するためのマグネツトドライバである。

６３はトーン送出回路であり、残額が通話料金
以下になつた場合にユーザーにコインの追加投入
を促すためのトーンを送出するためのものであ
る。

８はRAMアドレス設定装置であり、、該RAM
アドレス設定装置から送出されたRAMアドレス
設定装置をCPU１はＩ／Ｏポート１１を経由し
て第１のRAMに記憶する。RAMアドレス設定
信号によつて指定された第１及び第２のRAMに
記憶された内容がCPU１によつて表示出力とし
てＩ／Ｏポート１１を経由して表示ドライバ６１
へ出力される。

RAMアドレス設定信号と第１及び第２の
RAMとの関係を示した一例を第４図及び第５図
に表わす。

第４図はRAMデータ構造を表わしている。

第２のRAMに相当する内容として通話料金
CF、低額コインの金額LD、中額コインの金額
MD高額コインの金額HD、ダイヤル番号を比較
識別するためのダイヤルコードNo.１〜３が所定の
位置に記憶されている。

第１のRAMに相当する内容として、残額を記
憶するところの残額レジスタTR、低額コイン・
中額コイン及び高額コインの各々の蓄積額を記憶
するところの低額貨蓄積レジスタLDR・中額貨
蓄積レジスタMDR・高額貨蓄積レジスタHDR、
投入された各々のコインの枚数をカウントするた
めのLDコインカウンタLCR・MDコインカウン
タMCR・HDコインカウンタHCR、フツクスイ
ツチからの信号を記憶するHSC、各々のコイン
のコイン計数接点９１からの信号を記憶する
LC・MC・HC、ループ電流検知回路５６からの
信号を記憶するところのLI1，LI2、金庫存在検
知回路５２からの信号を記憶するところのCBD、
金庫満杯検知回路５３からの信号を記憶するとこ
ろのCBF、課金信号受信回路５５からの信号の
記憶するところのMS、RAMアドレス設定装置
８からのRAMアドレス設定信号を記憶するため
のADRである。

RAMデータ構造は必ずしも固定されたもので
なく、表示出力の桁数を１グループとしてRAM
領域のどこに配置してもよい。又、RAM領域に
格納された内容は前記の例にとどまらず、その他
の情報を格納することも可能である。

CPU１はRAMアドレス設定信号によつて指定
されたRAMアドレスの内容をＩ／Ｏポート１１
を経由して表示出力として表示ドライバ６１へ出
力し、これによつて表示装置６に表示される。

その後順次RAMアドレスをインクリメントし
た後、必要桁数を出力し終るまで前記動作を繰返
す。

通常公衆電話機の使用状態においては表示装置
６に残額を表示させておく必要がある。この時
RAMアドレス設定装置８によつて直接的に
RAMアドレスのロウアドレス及びカラムアドレ
スを“20”と指定することにより、残額レジスタ
TRの記憶内容が表示される。

公衆電話機の使用中は第１のRAM４に記憶さ
れている内容は検知装置５からの信号によつて変
化する。その使用途中において検知装置５からの
信号を確認して、通常の使用状態での動作テスト
を行ないたい場合や、第２のRAM７に記憶され
ている動作パラメータを確認したい場合には、
RAMアドレス設定装置８によつて所望のRAM
アドレスの先頭番地に切替えることによりただち
に確認することができる。

例えばダイヤル信号送出時にRAMアドレス設
定信号（RAMアドレスのロウアドレスとカラム
アドレス）を“28”に切替えると、ダイヤルキー
スイツチ５４によつて入力されたダイヤル番号が
確認できる。

これにより正しくダイヤルキースイツチ５４が
作動したことが容易に確認できる。動作確認後に
再びRAMアドレス設定信号を“20”にすると、
動作テスト前の状態が再現される。

従つて公衆電話機の通常の動作状態を継続した
ままで必要に応じてたたちにその動作状態を確認
できる。RAMアドレス設定装置８は公衆電話機
の動作状態を確認する必要が生じた時のみ実装す
ればよい。このため第１のRAM４及び第２の
RAM７のRAMアドレスをRAMアドレス設定装
置８によつて間接的に指定する方法が有効であ
る。

この一例を第５図に示す。

RAMアドレス設定装置８が実装されていない
場合にはRAMアドレス設定信号は“00”とな
り、このROM２内に予め設けられた対照表によ
り、第１のRAM４及び第２のRAM７のRAMア
ドレスを“20”に設定する。これにより、表示出
力は残額となる。

次に通話料金CFを確認したい場合にはRAMア
ドレス設定装置８を実装して、RAMアドレス設
定信号を“04”とすれば表示出力は通話料金CF
となる。

以上述べた構成に基づいて本発明になる公衆電
話機の動作を第６図に掲げた動作フローチヤート
に従つて説明する。

ステツプ２０１において、フツクオフしていな
い状態では公衆電話機の制御回路へ図示しない電
源が供給されていない。今フツクオフが行なわれ
ると制御回路に図示しない電源が供給されると制
御回路は初期状態にリセツトされる。

ステツプ２０２において、公衆電話機が通常動
作を行なうのに先立つて動作条件を規制するため
のパラメータをパラメータ記憶部３から第２の
RAM７に記憶する。パラメータはフツクオフ時
のみ読込まれ、その後は第２のRAM７に記憶さ
れたパラメータによつて公衆電話機の通常動作が
規制される。

料金改定やコイン金額の変更等のパラメータの
変更が行なわれる場合にはパラメータ記憶部を変
換するか、パラメータ記憶部の記憶内容をを変更
すればよい。

これにより新たに設定されたパラメータがステ
ツプ２０２において第２のRAM７に読込まれ
る。

ステツプ２３０において、公衆電話機の通常の
使用状態にいて得られる種々の検知装置５からの
信号を第１のRAM４の所定の位置へ記憶する。

検知装置５からの信号は公衆電話機の使用状態
に伴つて逐次変化する。

例えば低額コインのの金額LDがステツプ２０
２で10円にセツトされているとする。

今低額コインを２枚投入すると、コイン計数接
点９１が２回動作し、この時、第１のRAM４に
記憶されたRAMアドレス“2C”のコイン計数接
点９１からの信号LCは“０”から“１”の状態
に２回変化する。RAMアドレス“34”の低額コ
イン枚数カウンタLCRは“２”となり、２枚投
入されたことを示す。

RAMアドレス“30〜33”の低額貨蓄積レジス
タLDRの内容はLD×LCR＝10×２＝20となり、
低額コインが20円蓄積されていることを示す。同
時にRAMアドレス“20〜23”の残額レジスタ
TRも20円加算される。

次にダイヤルキースイツチ５４が押された場合
には、RAMアドレス“28〜2B”のダイヤル番号
レジスタDNRに順次記憶されるとともに右から
左へシフトして格納される。

例えばダイヤルキースイツチ５４が“１”“２”
“３”と押されたとすると、ダイヤル番号レジス
タDNRに“0001”→“0012”→“0123”と順次
記憶されるとともにダイヤル番号レジスタDNR
の内容が変更される毎にダイヤルコードNo.１〜３
に該当しているか否かをCPU１は比較判断する。

ステツプ２０４において第１のRAM４及び第
２のRAM７に記憶された内容に基づき、CPU１
はROM２に記憶された処理手順に従つて動作に
必要な出力信号を送出する。例えば課金信号が図
示しない交換機から到来すると、CPU１は残額
レジスタTRから通話料金CFを減算するとともに
収納マグネツト９２を駆動して必要枚数のコイン
の収納動作を行なう。

ステツプ２０５において、RAMアドレス設定
装置８が実装されていない場合か、実装されてい
てもRAMアドレス設定信号がセツトされておら
ず、“00”の場合には残額レジスタTRの内容が
表示出力として表示器６へ出力される。

残額レジスタTRは残額が記憶される必要に応
じて残通話度数を記憶しても差しつかえない。一
方ステツプ２０５において、公衆電話機の通常の
動作をテストする目的でRAMアドレス設定装置
８が実装されてかつRAMアドレス設定信号がセ
ツトされている場合には、RAMアドレス設定信
号を第１のRAM４に記憶する。

もし、表示装置６の表示桁数が多い場合には、
RAMアドレス設定装置の内容ADRを表示出力と
して表示することも可能である。これにより、
RAMアドレス設定装置が正しくセツトされたこ
との確認が容易となる。但しRAMアドレス設定
信号を表示させることは必ずしも行なわなくてよ
い。

ステツプ２０８において、RAMアドレス設定
信号によつて直接的あるいは間接的に指定された
第１のRAM４及び第２のRAM７のRAMアドレ
スをセツトする。

ステツプ２０９において、CPU１は設定され
たRAMアドレスに記憶された第１のRAM４又
は第２のRAM７の内容をＩ／Ｏポート１１を経
由して表示装置６へ表示出力として出力する。ス
テツプ２１０において、規定の表示桁数を表示出
力として出力していない場合にはステツプ２１１
によりRAMアドレスをインクリメントし、再び
ステツプ２０９により、指定されたRAMアドレ
スの記憶内容を表示出力として、規定の表示桁数
に達するまで出力する。

本例においては第４図に示したようにRAMの
内容を４桁表示するようにRAMのデータ構造を
構成してあるので、この場合には表示桁が４桁に
達するまで前記ステツプ２０９〜２１１の処理が
繰返される。

ここで表示器６の表示桁数に応じて第４図に示
したデータ構造が自由に変えられることは言うま
でもない。一方ステツプ２１０において必要な表
示桁数が表示出力として出力された場合にはステ
ツプ２１２に移る。

ステツプ２１２においてフツクオンがなされな
い場合には再びステツプ２０３に戻つて前記動作
が繰返される。一方ステツプ２１２においてフツ
クオンがなされた場合にはCPU１はフツクスイ
ツチ５１からの信号により、通話ループ形成リレ
ーHSを復旧させるとともに蓄積コインは返却口
１０３へ返却され、図示しない電源を断たれ、通
常の動作を完了する。

以上のとおり、料金改定やコインの金額等のパ
ラメータを変更する場合、従来の例では処理手順
を記憶したROM２及びそれと一体化されたパラ
メータ記憶部３を同時に変換しなければならなか
つたために、処理手順及びパラメータが正常に機
能していることを確認する必要がある。

このため収納動作やその他各種組合せの動作確
認に費やす時間が多大であつたが、本発明におい
てはパラメータ記憶部３のみを変換するのみでよ
く、しかも変更されたパラメータが正しく入力さ
れていることをRAMアドレス設定装置８を用い
て容易に確認でき、しかも処理手順はそのままで
変更されていないため、パラメータを用いた動作
については変更前の処理手順がそのまま実行され
るので前記パラメータの確認作業のみで充分であ
り、動作チエツク時間が大幅に短縮できる。

通常の動作状態において刻々変化する検知回路
５からの信号を通常の動作状態に支障なく、ただ
ちに表示器６によつて確認できるので故障診断が
容易となり、故障部位の発見に要する時間も短縮
される。

例えば、コインを投入しても残額に加算されな
い場合にはパラメータが正常にセツトされている
か、コイン計数接点９１からの信号が正常に入力
されているか、コインの枚数が計数されているか
等をRAMアドレス設定装置８を用いて容易に確
認できる等の種々の効果が期待される。

【図面の簡単な説明】

第１図は従来の公衆電話機のブロツクダイヤグ
ラム、第２図は本発明になる公衆電話機のブロツ
クダイヤグラム、第３，１図は本発明になる公衆
電話機の一実施例の構成図、第３，２図はコイン
収納返却機構の簡単な構造図、第４図はRAMデ
ータ構造の一例、第５図はRAMアドレス設定信
号と表示出力内容の対照表、第６図は本発明にな
る公衆電話機の動作フローチヤートである。 １……CPU、２……ROM、３……パラメータ
記憶部、４……第１のRAM、５……検知装置、
６……表示装置、７……第２のRAM、８……
RAMアドレス設定装置。

Claims (1)

1. 【特許請求の範囲】 １ CPUと、 前記CPUに接続された入力部と、 前記入力部に接続され、公衆電話機の通常動作
   によつて生ずる各種の信号を検知する検知装置
   と、 前記入力部に接続され、公衆電話機の動作条件
   を規制するパラメータを記憶したパラメータ記憶
   部と、 前記CPUに接続され、公衆電話機の前記通常
   動作の手順を記憶したROMと、 前記CPUに接続され、前記検知装置が検知し
   た前記各種の信号を、前記入力部及び前記CPU
   を介して記憶する第１のRAMと、 前記CPUに接続され、公衆電話機のフツクオ
   フ瞬時に前記パラメータ記憶部に記憶された記号
   を、前記入力部及び前記CPUを介して記憶する
   第２のRAMと、 前記入力部に接続可能で、動作テスト時に前記
   第１、第２のRAMのアドレスを設定することに
   よつて、前記第１、第２のRAMに記憶された所
   望の信号を選択するためのRAMアドレス設定装
   置と、 前記CPUに出力部を介して接続された表示装
   置とを備え、 前記動作テスト時において、前記CPUが前記
   表示装置に、前記RAMアドレス設定装置によつ
   て設定されたアドレスに対応した前記第１、第２
   のRAMに記憶された信号のみを出力させるよう
   にしたことを特徴とする公衆電話機。