JPH0325232Y2 - - Google Patents
Info
- Publication number
- JPH0325232Y2 JPH0325232Y2 JP1982200641U JP20064182U JPH0325232Y2 JP H0325232 Y2 JPH0325232 Y2 JP H0325232Y2 JP 1982200641 U JP1982200641 U JP 1982200641U JP 20064182 U JP20064182 U JP 20064182U JP H0325232 Y2 JPH0325232 Y2 JP H0325232Y2
- Authority
- JP
- Japan
- Prior art keywords
- level
- microprocessor
- signal
- converter
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Calculators And Similar Devices (AREA)
- Microcomputers (AREA)
- Analogue/Digital Conversion (AREA)
Description
考案の技術分野
この考案は、外部から動作モードを指定できる
マイクロプロセツサによりAD変換器の出力を処
理する場合のマイクロプロセツサ動作モード指定
回路に関するものである。 従来技術と問題点 外部から動作モードを指定できるマイクロプロ
セツサとしては、例えば第１図に示す構成のもの
が知られている。同図において、PUは演算処理
部、RAMはランダムアクセスメモリ、ROMは
リードオンリメモリ、PT１〜PT４はポート、Ｅ
はシステムクロツクの出力端子、VCCは電源端
子、X1，X2は発振用水晶XTLの接続端子、
NMI，IRQ，RSTは外部割込端子、VCC（SB）は
メモリRAMのスタンバイモード用電源端子、
VSSはアース端子、SC1，SC2は動作モード別に異
なる機能の信号、例えばリード・ライト信号、入
出力機器の選択信号、ストロープ信号等を入出力
する端子である。 ポートPT１はピンP10〜P17、ポートPT２はピ
ンP20〜P24、ポートPT３はピンP30〜P37、ポー
トPT４はピンP40〜P47から成り、ポートPT２の
ピンP20〜P22を用いて動作モードの指定が行なわ
れる。この動作モードの指定は例えば第２図に示
す構成で行なわれる。同図において、Ｒ１〜Ｒ３
は抵抗、Ｓ１〜Ｓ３はスイツチ、Ｄ１〜Ｄ３はダ
イオードであり、端子RSTにリセツト信号rstが
加えられ、スイツチＳ１〜Ｓ３のオン，オフに対
応してポートPT２のピンP20〜P22にＬ（ロウ）レ
ベル又はＨ（ハイ）レベルが加えられる。 第３図ａに示すように、時刻ｔ１に電源を投入
し＋Ｖの電圧が電源端子Vccに印加されたとき、
リセツト信号rstは同図ｂに示すようにＬレベル
であり、電源安定化装置等の外部回路側から一定
時間後の時刻ｔ２にリセツト信号rstをＨレベル
とする。この時刻ｔ１〜ｔ２間にマイクロプロセ
ツサ内のレジスタ等が初期状態にリセツトされ
る。またリセツト信号rstの立上りにおいてピン
P20〜P22の入力レベルをマイクロプロセツサが読
み込んで動作モードを設定し、プログラムがスタ
ートする。 ピンP20〜P22の入力レベルと動作モードとは次
表に示す関係となる。
マイクロプロセツサによりAD変換器の出力を処
理する場合のマイクロプロセツサ動作モード指定
回路に関するものである。 従来技術と問題点 外部から動作モードを指定できるマイクロプロ
セツサとしては、例えば第１図に示す構成のもの
が知られている。同図において、PUは演算処理
部、RAMはランダムアクセスメモリ、ROMは
リードオンリメモリ、PT１〜PT４はポート、Ｅ
はシステムクロツクの出力端子、VCCは電源端
子、X1，X2は発振用水晶XTLの接続端子、
NMI，IRQ，RSTは外部割込端子、VCC（SB）は
メモリRAMのスタンバイモード用電源端子、
VSSはアース端子、SC1，SC2は動作モード別に異
なる機能の信号、例えばリード・ライト信号、入
出力機器の選択信号、ストロープ信号等を入出力
する端子である。 ポートPT１はピンP10〜P17、ポートPT２はピ
ンP20〜P24、ポートPT３はピンP30〜P37、ポー
トPT４はピンP40〜P47から成り、ポートPT２の
ピンP20〜P22を用いて動作モードの指定が行なわ
れる。この動作モードの指定は例えば第２図に示
す構成で行なわれる。同図において、Ｒ１〜Ｒ３
は抵抗、Ｓ１〜Ｓ３はスイツチ、Ｄ１〜Ｄ３はダ
イオードであり、端子RSTにリセツト信号rstが
加えられ、スイツチＳ１〜Ｓ３のオン，オフに対
応してポートPT２のピンP20〜P22にＬ（ロウ）レ
ベル又はＨ（ハイ）レベルが加えられる。 第３図ａに示すように、時刻ｔ１に電源を投入
し＋Ｖの電圧が電源端子Vccに印加されたとき、
リセツト信号rstは同図ｂに示すようにＬレベル
であり、電源安定化装置等の外部回路側から一定
時間後の時刻ｔ２にリセツト信号rstをＨレベル
とする。この時刻ｔ１〜ｔ２間にマイクロプロセ
ツサ内のレジスタ等が初期状態にリセツトされ
る。またリセツト信号rstの立上りにおいてピン
P20〜P22の入力レベルをマイクロプロセツサが読
み込んで動作モードを設定し、プログラムがスタ
ートする。 ピンP20〜P22の入力レベルと動作モードとは次
表に示す関係となる。
【表】
従つて、スイツチＳ１〜Ｓ３をオフとすると、
動作モードはシングルチツプとなり、内部のメモ
リRAM，ROMにより外部メモリのないシング
ルチツプ・プロセツサとして動作する。またスイ
ツチＳ３のみオンとすると、動作モードは64Kア
ドレスＩ／Ｏとなり、内部メモリがなく64Kメモ
リを備え得るプロセツサとして動作する。 また動作モードの指定以外のピンP20の入力は、
第４図に示す構成により処理される。同図におい
て、Ｇ１，Ｇ２はゲート、EDETはエツジ検出回
路、TIMはタイマ、REGはレジスタである。タ
イマTIMはリセツト信号によつて初期状態にリ
セツトされた後はシステムクロツクclkをカウン
トするものであり、その内容はゲートＧ２が開か
れたときレジスタREGにラツチされる。またエ
ツジ検出回路EDETは、立上り検出か立下り検出
かをプログラムの指定信号rfにより指定されるも
のであり、信号DDR20がＬレベルとなることに
より、ピンP20の入力信号はゲートＧ１を介して
エツジ検出回路EDETに加えられ、立上り検出の
場合は、入力信号の立上りを検出してゲートＧ２
を開かせるものである。従つて、入力信号の立上
りから立下りまでの時間を測定できることにな
る。 また前述のマイクロプロセツサと、アナログ信
号レベルをパルス幅に変換するAD変換器とを組
合せたシステムは、例えば第５図に示す構成とな
る。AD変換器ADCは、各チヤネルのアナログ信
号の入力端子CH１〜CH６，チヤネル指定用の
端子Ａ０〜Ａ２，抵抗Ｒの接続端子RF，コンデ
ンサＣの接続端子CAP，電源端子VDD，アース端
子VSS，スタート信号の入力端子ST，比較器の出
力端子STOPを有し、この出力端子STOPはマイ
クロプロセツサμCPUのポートPT２のピンP20に
接続され、端子ST，Ａ０〜Ａ２は任意のポート
PTに接続される。またＲ１０〜Ｒ１２は抵抗で
あり、この場合はピンP20〜P22に抵抗Ｒ１０〜Ｒ
１２を介してＨレベルが入力されるので、リセツ
ト信号rstの立上りにおいて、シングルチツプの
動作モードに指定されることになる。 またAD変換器ADCは、端子Ａ０〜Ａ２の入力
信号に応じてチヤネル指定が行なわれ、指定され
たチヤネルのアナログ信号が、端子STへのスタ
ート信号がＬレベルのときコンデンサＣに充電さ
れ、スタート信号がＨレベルになると、抵抗Ｒと
コンデンサＣ等により定まつた一定の放電電流に
よりコンデンサＣの放電が行なわれる。このコン
デンサＣの端子電圧と基準電圧とを比較する比較
器が内蔵されているので、コンデンサＣの端子電
圧が基準電圧より高いときにＨレベレの出力が端
子STOPに現れる。 第６図は第５図示装置の動作説明図であり、同
図ａはスタート信号、ｂはコンデンサの端子電
圧、ｃは出力端子STOPの出力信号を示す。マイ
クロプロセツサμCPUからチヤネル指定が行なわ
れた後スタート信号がＬレベルになると、指定さ
れたチヤネルのアナログ信号によりコンデンサＣ
の充電が行なわれ、期間TCでコンデンサＣの端
子電圧はアナログ信号のレベルに対応したものと
なる。また基準電圧を0Vとすると、出力信号は
第６図のｃに示すようにＨレベルとなる。時刻
T1にスタート信号をＨレベルとすると共にマイ
クロプロセツサμCPUはタイマTIMの内容を読込
んでデータレジスタ（図示せず）にセツトしてお
く。スタート信号がＨレベルとなることにより一
定電流でコンデンサＣの放電が行なわれ、放電期
間TdによりコンデンサＣの端子電圧が0Vとな
り、出力信号はＬレベルとなり、この時刻T2は、
ピンP20に加えられる端子STOPからの信号の立
下り検出により、第４図について説明したよう
に、タイマTIMの内容がレジスタREGにラツチ
される。このラツチ完了により内部割込みが発生
し、その処理ルーチン内でＴ＝T2−T1の演算が
行なわれる。この時間Ｔがアナログ信号のレベル
に対応することにより、マイクロプロセツサ
μCPUが所定の処理を行なうことになる。 しかしながら、電源投入直後のリセツト信号
rstがＬレベルの期間は、ポートPTは高インピー
ダンス状態（入力モード）であり、且つAD変換
器ADCのスタート端子STは不確定状態であるか
ら、AD変換器ADCは放電モードとなつて放電を
開始することがある。放電を開始すると、所定時
間（数10μsec〜数ｍsec）の後に端子STOPの出
力、従つてピンP20の入力がＬレベルとなる。こ
のため、リセツト信号rstがＨレベルとなつた時、
P20＝Ｌ，P21＝Ｈ，P22＝Ｈとなり、動作モード
はシングルチツプではなく拡張マルチプレクスと
なる。即ち、希望の動作モードの指定が行なわれ
ない。 考案の目的 この考案は、このような動作モード指定の誤り
を極めて簡単な構成で確実に防止することを目的
とする。従つて、本考案の構成は下記に示す通り
である。即ち、本考案は、電源投入直後のリセツ
ト信号の立上りタイミングにおいて動作モード指
定信号を読込んで動作モードを決定するマイクロ
プロセツサと、スタート信号がロウレベルで充電
モード、ハイレベルで一定電流の放電モードとな
つて入力アナログ信号のレベルに対応した時間幅
のパルスを出力するAD変換器とを組合わせたシ
ステムにおいて、前記マイクロプロセツサの動作
モード指定信号の一つの信号を加える端子に前記
AD変換器の出力端子を接続し、前記マイクロプ
ロセツサから前記スタート信号を加える前記AD
変換器の端子を抵抗を介して接地し、スタート信
号のレベル状態を確定させることによつて、マイ
クロプロセツサのリセツト時には、AD変換器の
充電モード動作を利用してAD変換器の出力端子
のレベルを確定させてリセツト時における動作モ
ード指定信号を確定させ、動作モード指定の誤り
を極めて簡単な構成で確実に防止したことを特徴
とするマイクロプロセツサ動作モード指定回路と
しての構成を有するものである。 考案の実施例 第７図はこの考案の実施例を示す要部ブロツク
図であり、第５図と同一符号は同一部分を示し、
Ｒ１３は抵抗である。この実施例は、AD変換器
ADCの端子STをプルダウン用の抵抗Ｒ１３を介
して接地したものである。前述したように、電源
投入直後のリセツト信号rstがＬレベルの間はポ
ートPTは高インピーダンス状態（入力モード）
であるが、抵抗Ｒ１３を介して端子STを接地し
ておけばその時は端子STはＬレベルとなるので、
AD変換器ADCは充電モードとなり、端子STOP
の出力はＨレベルとなる。従つて、リセツト信号
rstがＨレベルとなつたとき、P20＝Ｈ，P21＝Ｈ，
P22＝Ｈとなるから、シングルチツプの動作モー
ドの指定が確実に行なわれることになる。 考案の効果 このように、この考案は、電源投入直後のリセ
ツト信号rstのＬレベルで内部を初期状態にリセ
ツトし、ピンP20〜P22に加える動作モード指定信
号をリセツト信号rstのＨレベルへの立上りタイ
ミングで読込んで動作モードを指定するマイクロ
プロセツサμCPUと、スタート信号がＬレベルで
充電モード、Ｈレベルで一定電流の放電モードと
なつて入力アナログのレベルに対応した時間幅Ｔ
のパルスを出力するAD変換器ADCとを組合せた
システムにおいて、マイクロプロセツサμCPUの
ピンP20とAD変換器ADCの出力端子STOPとを
接続して動作モード指定後におけるAD変換器
ADCの出力信号の時間幅測定をマイクロプロセ
ツサμCPUのタイマTIM等により行ない、マイク
ロプロセツサμCPUからスタート信号を加える
AD変換器ADCの端子STを、該端子が前記リセ
ツト信号のロウレベルのときロウレベルとなるよ
うに抵抗を介して接地したものであり、動作モー
ド指定時におけるAD変換器ADCの出力信号がＨ
レベルとなるから所望の動作モードの指定を確実
に行なわせることが可能となる。また、そのため
に追加するハードウエアは僅かに抵抗のみであ
り、スタート信号のレベル状態を確定させること
によつて、マイクロプロセツサのリセツト時に
は、AD変換器の充電モード動作を利用してAD
変換器の出力端子のレベルを確定させてリセツト
時における動作モード指定信号を確定させ、動作
モード指定の誤りを極めて簡単な構成で確実に防
止し、極めて簡単な構成でマイクロプロセツサ
μCDUの動作モードの指定の確実化を図ることが
できる。
動作モードはシングルチツプとなり、内部のメモ
リRAM，ROMにより外部メモリのないシング
ルチツプ・プロセツサとして動作する。またスイ
ツチＳ３のみオンとすると、動作モードは64Kア
ドレスＩ／Ｏとなり、内部メモリがなく64Kメモ
リを備え得るプロセツサとして動作する。 また動作モードの指定以外のピンP20の入力は、
第４図に示す構成により処理される。同図におい
て、Ｇ１，Ｇ２はゲート、EDETはエツジ検出回
路、TIMはタイマ、REGはレジスタである。タ
イマTIMはリセツト信号によつて初期状態にリ
セツトされた後はシステムクロツクclkをカウン
トするものであり、その内容はゲートＧ２が開か
れたときレジスタREGにラツチされる。またエ
ツジ検出回路EDETは、立上り検出か立下り検出
かをプログラムの指定信号rfにより指定されるも
のであり、信号DDR20がＬレベルとなることに
より、ピンP20の入力信号はゲートＧ１を介して
エツジ検出回路EDETに加えられ、立上り検出の
場合は、入力信号の立上りを検出してゲートＧ２
を開かせるものである。従つて、入力信号の立上
りから立下りまでの時間を測定できることにな
る。 また前述のマイクロプロセツサと、アナログ信
号レベルをパルス幅に変換するAD変換器とを組
合せたシステムは、例えば第５図に示す構成とな
る。AD変換器ADCは、各チヤネルのアナログ信
号の入力端子CH１〜CH６，チヤネル指定用の
端子Ａ０〜Ａ２，抵抗Ｒの接続端子RF，コンデ
ンサＣの接続端子CAP，電源端子VDD，アース端
子VSS，スタート信号の入力端子ST，比較器の出
力端子STOPを有し、この出力端子STOPはマイ
クロプロセツサμCPUのポートPT２のピンP20に
接続され、端子ST，Ａ０〜Ａ２は任意のポート
PTに接続される。またＲ１０〜Ｒ１２は抵抗で
あり、この場合はピンP20〜P22に抵抗Ｒ１０〜Ｒ
１２を介してＨレベルが入力されるので、リセツ
ト信号rstの立上りにおいて、シングルチツプの
動作モードに指定されることになる。 またAD変換器ADCは、端子Ａ０〜Ａ２の入力
信号に応じてチヤネル指定が行なわれ、指定され
たチヤネルのアナログ信号が、端子STへのスタ
ート信号がＬレベルのときコンデンサＣに充電さ
れ、スタート信号がＨレベルになると、抵抗Ｒと
コンデンサＣ等により定まつた一定の放電電流に
よりコンデンサＣの放電が行なわれる。このコン
デンサＣの端子電圧と基準電圧とを比較する比較
器が内蔵されているので、コンデンサＣの端子電
圧が基準電圧より高いときにＨレベレの出力が端
子STOPに現れる。 第６図は第５図示装置の動作説明図であり、同
図ａはスタート信号、ｂはコンデンサの端子電
圧、ｃは出力端子STOPの出力信号を示す。マイ
クロプロセツサμCPUからチヤネル指定が行なわ
れた後スタート信号がＬレベルになると、指定さ
れたチヤネルのアナログ信号によりコンデンサＣ
の充電が行なわれ、期間TCでコンデンサＣの端
子電圧はアナログ信号のレベルに対応したものと
なる。また基準電圧を0Vとすると、出力信号は
第６図のｃに示すようにＨレベルとなる。時刻
T1にスタート信号をＨレベルとすると共にマイ
クロプロセツサμCPUはタイマTIMの内容を読込
んでデータレジスタ（図示せず）にセツトしてお
く。スタート信号がＨレベルとなることにより一
定電流でコンデンサＣの放電が行なわれ、放電期
間TdによりコンデンサＣの端子電圧が0Vとな
り、出力信号はＬレベルとなり、この時刻T2は、
ピンP20に加えられる端子STOPからの信号の立
下り検出により、第４図について説明したよう
に、タイマTIMの内容がレジスタREGにラツチ
される。このラツチ完了により内部割込みが発生
し、その処理ルーチン内でＴ＝T2−T1の演算が
行なわれる。この時間Ｔがアナログ信号のレベル
に対応することにより、マイクロプロセツサ
μCPUが所定の処理を行なうことになる。 しかしながら、電源投入直後のリセツト信号
rstがＬレベルの期間は、ポートPTは高インピー
ダンス状態（入力モード）であり、且つAD変換
器ADCのスタート端子STは不確定状態であるか
ら、AD変換器ADCは放電モードとなつて放電を
開始することがある。放電を開始すると、所定時
間（数10μsec〜数ｍsec）の後に端子STOPの出
力、従つてピンP20の入力がＬレベルとなる。こ
のため、リセツト信号rstがＨレベルとなつた時、
P20＝Ｌ，P21＝Ｈ，P22＝Ｈとなり、動作モード
はシングルチツプではなく拡張マルチプレクスと
なる。即ち、希望の動作モードの指定が行なわれ
ない。 考案の目的 この考案は、このような動作モード指定の誤り
を極めて簡単な構成で確実に防止することを目的
とする。従つて、本考案の構成は下記に示す通り
である。即ち、本考案は、電源投入直後のリセツ
ト信号の立上りタイミングにおいて動作モード指
定信号を読込んで動作モードを決定するマイクロ
プロセツサと、スタート信号がロウレベルで充電
モード、ハイレベルで一定電流の放電モードとな
つて入力アナログ信号のレベルに対応した時間幅
のパルスを出力するAD変換器とを組合わせたシ
ステムにおいて、前記マイクロプロセツサの動作
モード指定信号の一つの信号を加える端子に前記
AD変換器の出力端子を接続し、前記マイクロプ
ロセツサから前記スタート信号を加える前記AD
変換器の端子を抵抗を介して接地し、スタート信
号のレベル状態を確定させることによつて、マイ
クロプロセツサのリセツト時には、AD変換器の
充電モード動作を利用してAD変換器の出力端子
のレベルを確定させてリセツト時における動作モ
ード指定信号を確定させ、動作モード指定の誤り
を極めて簡単な構成で確実に防止したことを特徴
とするマイクロプロセツサ動作モード指定回路と
しての構成を有するものである。 考案の実施例 第７図はこの考案の実施例を示す要部ブロツク
図であり、第５図と同一符号は同一部分を示し、
Ｒ１３は抵抗である。この実施例は、AD変換器
ADCの端子STをプルダウン用の抵抗Ｒ１３を介
して接地したものである。前述したように、電源
投入直後のリセツト信号rstがＬレベルの間はポ
ートPTは高インピーダンス状態（入力モード）
であるが、抵抗Ｒ１３を介して端子STを接地し
ておけばその時は端子STはＬレベルとなるので、
AD変換器ADCは充電モードとなり、端子STOP
の出力はＨレベルとなる。従つて、リセツト信号
rstがＨレベルとなつたとき、P20＝Ｈ，P21＝Ｈ，
P22＝Ｈとなるから、シングルチツプの動作モー
ドの指定が確実に行なわれることになる。 考案の効果 このように、この考案は、電源投入直後のリセ
ツト信号rstのＬレベルで内部を初期状態にリセ
ツトし、ピンP20〜P22に加える動作モード指定信
号をリセツト信号rstのＨレベルへの立上りタイ
ミングで読込んで動作モードを指定するマイクロ
プロセツサμCPUと、スタート信号がＬレベルで
充電モード、Ｈレベルで一定電流の放電モードと
なつて入力アナログのレベルに対応した時間幅Ｔ
のパルスを出力するAD変換器ADCとを組合せた
システムにおいて、マイクロプロセツサμCPUの
ピンP20とAD変換器ADCの出力端子STOPとを
接続して動作モード指定後におけるAD変換器
ADCの出力信号の時間幅測定をマイクロプロセ
ツサμCPUのタイマTIM等により行ない、マイク
ロプロセツサμCPUからスタート信号を加える
AD変換器ADCの端子STを、該端子が前記リセ
ツト信号のロウレベルのときロウレベルとなるよ
うに抵抗を介して接地したものであり、動作モー
ド指定時におけるAD変換器ADCの出力信号がＨ
レベルとなるから所望の動作モードの指定を確実
に行なわせることが可能となる。また、そのため
に追加するハードウエアは僅かに抵抗のみであ
り、スタート信号のレベル状態を確定させること
によつて、マイクロプロセツサのリセツト時に
は、AD変換器の充電モード動作を利用してAD
変換器の出力端子のレベルを確定させてリセツト
時における動作モード指定信号を確定させ、動作
モード指定の誤りを極めて簡単な構成で確実に防
止し、極めて簡単な構成でマイクロプロセツサ
μCDUの動作モードの指定の確実化を図ることが
できる。
第１図はマイクロプロセツサの説明図、第２図
はマイクロプロセツサの動作モード指定方法の説
明図、第３図は電源投入とリセツト信号との説明
図、第４図はマイクロプロセツサの時間測定手段
の要部ブロツク図、第５図は従来のマイクロプロ
セツサとAD変換器とを組合せたシステムのブロ
ツク図、第６図はAD変換器の動作説明図、第７
図はこの考案の実施例の要部ブロツク図である。 μCPUはマイクロプロセツサ、ADCはAD変換
器、PT１〜PT４，PTはポート、P20〜P22は動
作モード指定信号の入力端子、RSTはリセツト
信号rstの入力端子、Ｒ，Ｒ１０〜Ｒ１３は抵抗、
Ｃはコンデンサ、STOPは出力端子、STはスタ
ート信号の入力端子、Ａ０〜Ａ２はチヤネル指定
用の端子、CH１〜CH６はアナログ信号の入力
端子である。
はマイクロプロセツサの動作モード指定方法の説
明図、第３図は電源投入とリセツト信号との説明
図、第４図はマイクロプロセツサの時間測定手段
の要部ブロツク図、第５図は従来のマイクロプロ
セツサとAD変換器とを組合せたシステムのブロ
ツク図、第６図はAD変換器の動作説明図、第７
図はこの考案の実施例の要部ブロツク図である。 μCPUはマイクロプロセツサ、ADCはAD変換
器、PT１〜PT４，PTはポート、P20〜P22は動
作モード指定信号の入力端子、RSTはリセツト
信号rstの入力端子、Ｒ，Ｒ１０〜Ｒ１３は抵抗、
Ｃはコンデンサ、STOPは出力端子、STはスタ
ート信号の入力端子、Ａ０〜Ａ２はチヤネル指定
用の端子、CH１〜CH６はアナログ信号の入力
端子である。
Claims (1)
- 電源投入直後のリセツト信号の立上りタイミン
グにおいて動作モード指定信号を読込んで動作モ
ードを決定するマイクロプロセツサと、スタート
信号がロウレベルで充電モード、ハイレベルで一
定電流の放電モードとなつて入力アナログ信号の
レベルに対応した時間幅のパルスを出力するAD
変換器とを組合わせたシステムにおいて、前記マ
イクロプロセツサの動作モード指定信号の一つの
信号を加える端子に前記AD変換器の出力端子を
接続し、前記マイクロプロセツサから前記スター
ト信号を加える前記AD変換器の端子を抵抗を介
して接地し、スタート信号のレベル状態を確定さ
せることによつて、マイクロプロセツサのリセツ
ト時には、AD変換器の充電モード動作を利用し
てAD変換器の出力端子のレベルを確定させてリ
セツト時における動作モード指定信号を確定さ
せ、動作モード指定の誤りを防止したことを特徴
とするマイクロプロセツサ動作モード指定回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20064182U JPS59104229U (ja) | 1982-12-29 | 1982-12-29 | マイクロプロセツサ動作モ−ド指定回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20064182U JPS59104229U (ja) | 1982-12-29 | 1982-12-29 | マイクロプロセツサ動作モ−ド指定回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59104229U JPS59104229U (ja) | 1984-07-13 |
| JPH0325232Y2 true JPH0325232Y2 (ja) | 1991-05-31 |
Family
ID=30426161
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20064182U Granted JPS59104229U (ja) | 1982-12-29 | 1982-12-29 | マイクロプロセツサ動作モ−ド指定回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59104229U (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53139458A (en) * | 1977-05-11 | 1978-12-05 | Hitachi Ltd | Analog-digital converter |
| JPS6050976B2 (ja) * | 1980-05-21 | 1985-11-11 | 富士通テン株式会社 | Ａｄ変換回路 |
-
1982
- 1982-12-29 JP JP20064182U patent/JPS59104229U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59104229U (ja) | 1984-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6182232B1 (en) | Power and thermal management based on a power supply output | |
| US6219795B1 (en) | Thermal management apparatus based on a power supply output | |
| US6718461B1 (en) | Booting processor-based systems | |
| JP2007256264A (ja) | 半導体装置 | |
| JP2006500559A (ja) | Ｉｄｄｑの判定方法および装置 | |
| JPH0325232Y2 (ja) | ||
| JPH04195546A (ja) | マイクロコンピュータのテストモード設定回路 | |
| JP3813994B2 (ja) | 差キャプチャ・タイマ | |
| US5235699A (en) | Timing calibrate and track control circuit | |
| US6894939B2 (en) | Data processor, semiconductor memory device and clock frequency detecting method | |
| US5402010A (en) | Semiconductor device including internal circuit having both states of active/precharge | |
| US5942924A (en) | Digital circuit for conserving static current in an electronic device | |
| US5604713A (en) | Circuitry and method that allows for external control of a data security device | |
| JP2616573B2 (ja) | 電圧検出回路 | |
| JPH0627786B2 (ja) | 半導体集積回路装置 | |
| JPH0519027A (ja) | 半導体論理集積回路 | |
| KR890004757Y1 (ko) | 써어지 전류 측정회로 | |
| JP2692649B2 (ja) | 測定装置およびロジックアナライザ | |
| JPH04264907A (ja) | リセット信号回路及びリセット信号出力方法 | |
| JP2798989B2 (ja) | プログラマブル・ロジック・デバイス | |
| JP2001273274A (ja) | 半導体集積回路およびそのテストモード設定回路 | |
| JPH06102329A (ja) | 集積回路装置 | |
| JPH10187500A (ja) | ウオッチドッグタイマの周期補正回路 | |
| JP2636684B2 (ja) | バス監視装置 | |
| JP2582770B2 (ja) | 不揮発性半導体メモリ装置 |