JPH03253034A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH03253034A
JPH03253034A JP5209790A JP5209790A JPH03253034A JP H03253034 A JPH03253034 A JP H03253034A JP 5209790 A JP5209790 A JP 5209790A JP 5209790 A JP5209790 A JP 5209790A JP H03253034 A JPH03253034 A JP H03253034A
Authority
JP
Japan
Prior art keywords
film
silicide
polysilicon
polycrystalline semiconductor
silicide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5209790A
Other languages
Japanese (ja)
Inventor
Takao Mukai
孝夫 向井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP5209790A priority Critical patent/JPH03253034A/en
Publication of JPH03253034A publication Critical patent/JPH03253034A/en
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

PURPOSE:To obtain an ohmic contact of a silicide film with a polycrystalline semiconductor film by a method wherein the vicinity of the interface between the silicide film and the polycrystalline semiconductor film is mixed in a mixed state by an ion implantation through the surface of the polycrystalline semiconductor film, which is formed in a contact hole in the silicide film. CONSTITUTION:A polysilicon film 18 of a prescribed thickness is formed on an Si oxide layer 16 and in a contact hole 17 as a polycrystalline semiconductor film, As ions 19 are implanted through the surface of the film 18 and the vicinity of an interface between a titanium silicide film 15 and the film 18, which is a layer on the film 15, is mixed in a mixed state by an energy of these ions 19. After that, the film 18 is processed into a prescribed pattern by a well-known working technique and a wiring layer consisting of a polysilicon film 12 and the film 15 is connected with a wiring layer consisting of the film 18 in the hole 17. Thereby, the film 15 can be favorably brought into ohmic contact with the film 18.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体集積回路等に半導体装置の製造方法
に関し、特に異種導電材料の接続に係るものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a method of manufacturing a semiconductor device such as a semiconductor integrated circuit, and particularly relates to the connection of different types of conductive materials.

〔従来の技術〕[Conventional technology]

今日、半導体装置の製造技術は目覚ましく進歩し、多方
面における需要の増大に伴ってより微細化、より高速化
が要求されており、このような要求に応える技術として
、低抵抗率のシリサイド膜を用いて簡単な工程で配線を
行い、かっこのシリサイド膜と上層のポリシリコンとの
オミックコンタクトをとる手法か重要視されている。
Today, manufacturing technology for semiconductor devices has progressed at a remarkable pace, and with the increase in demand in many fields, miniaturization and higher speed are required.As a technology to meet these demands, low-resistivity silicide films are being developed. Emphasis is being placed on the method of making ohmic contact between the silicide film of the parentheses and the upper layer of polysilicon by wiring in a simple process.

第3図はこのようなシリサイドとポリシリコンとのオミ
ックコンタクトを実現した従来の半導体装置の製造方法
の断面図であり、以下に各製造工程について説明する。
FIG. 3 is a cross-sectional view of a conventional method for manufacturing a semiconductor device that achieves such ohmic contact between silicide and polysilicon, and each manufacturing process will be explained below.

第3図(a)に示すように、シリコン基板1上にシリコ
ン酸化膜2か堆積され、このシリコン酸化膜2にエツチ
ング等により開口3が形成され、表面の自然酸化膜が弗
酸て除去されたのち、シリコン酸化膜2上及び開口3内
にポリシリコン膜4が堆積され、さらにこのポリシリコ
ン膜4上にタングステンシリサイド膜5か堆積される。
As shown in FIG. 3(a), a silicon oxide film 2 is deposited on a silicon substrate 1, an opening 3 is formed in the silicon oxide film 2 by etching, etc., and the natural oxide film on the surface is removed with hydrofluoric acid. Thereafter, a polysilicon film 4 is deposited on the silicon oxide film 2 and in the opening 3, and a tungsten silicide film 5 is further deposited on this polysilicon film 4.

つきに、第3図(b)に示すように、周知の写真製版技
術及び加工技術により、タングステンシリサイド膜5及
びポリシリコン膜4が同じレジストマスクを用いて所定
パターンに順次加工され、同図(C)に示すように、C
VD法等により、露出したシリコン酸化膜2上及びタン
グステンシリサイド膜5上に層間絶縁用シリコン酸化膜
6が堆積される。
At the same time, as shown in FIG. 3(b), the tungsten silicide film 5 and the polysilicon film 4 are sequentially processed into a predetermined pattern using the same resist mask by well-known photolithography and processing techniques. As shown in C), C
An interlayer insulating silicon oxide film 6 is deposited on the exposed silicon oxide film 2 and tungsten silicide film 5 by a VD method or the like.

その後、第3図(d)に示すように、シリコン酸化膜6
の開口3の上側にコンタクトホール7が形成され、コン
タクトホール7内にタングステンシリサイド膜5か露出
されてこの露出表面の自然酸化膜か弗酸て除去されたの
ち、同図(e)に示すように、シリコン酸化膜6上及び
コンタクトホール7内にポリシリコン膜8か堆積され、
選択エツチング等の周知の加工技術によってポリシリコ
ン膜8がパターニングされ、コンタクトホール7内にお
いて、ポリシリコン膜4及びタングステンシリサイド膜
5からなるポリサイド配線層とポリシリコン膜8の配線
層とか接続される。
Thereafter, as shown in FIG. 3(d), the silicon oxide film 6
A contact hole 7 is formed above the opening 3, and the tungsten silicide film 5 is exposed in the contact hole 7. After removing the natural oxide film on the exposed surface with hydrofluoric acid, as shown in FIG. Then, a polysilicon film 8 is deposited on the silicon oxide film 6 and in the contact hole 7,
The polysilicon film 8 is patterned by a well-known processing technique such as selective etching, and the polycide wiring layer made of the polysilicon film 4 and the tungsten silicide film 5 is connected to the wiring layer of the polysilicon film 8 within the contact hole 7.

このとき、前述した弗酸による自然酸化膜の除去工程は
、異種又は同種の材料の配線同志の接続を行う上で、接
触抵抗の小さい良好なオミックコンタクトを得るために
必要である。
At this time, the above-mentioned process of removing the natural oxide film using hydrofluoric acid is necessary in order to obtain a good ohmic contact with low contact resistance when interconnections made of different or similar materials are connected to each other.

このように、ポリシリコン膜4上にタングステンシリサ
イド膜5.ポリシリコン膜8を順次堆積するため、ポリ
シリコン膜4.タンクステンシリサイド膜5の表面に自
然酸化膜が発生し、良好なオミックコンタクトを得るた
めに、前述したように酸化膜の溶解力の優れた弗酸によ
り自然酸化膜を除去しなければならず、シリサイド材料
が弗酸系溶液に溶解しないタングステンシリサイド等に
限定される。
In this way, the tungsten silicide film 5. In order to sequentially deposit polysilicon films 8, polysilicon films 4. A natural oxide film is generated on the surface of the tank stencilicide film 5, and in order to obtain good ohmic contact, the natural oxide film must be removed using hydrofluoric acid, which has excellent ability to dissolve oxide films, as described above. , the silicide material is limited to tungsten silicide, etc., which does not dissolve in hydrofluoric acid solutions.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

従来の場合、前述の如くシリサイド材料が弗酸系溶’t
rlに溶解しないものに限られるため、低抵抗化か可能
で、加工性に優れた2ステツプアニール法によるザリサ
イト(SALICIDE : Selr−Aligne
d 5i1icide)技術に適したチタンシリサイド
等の材料を用いることがてきす、チタンシリサイドに比
べて抵抗が高いタングステンシリサイドからなり、加工
の困難なポリサイド膜を敢えて使用せざるを得す、プロ
セスの複雑化を招くという問題点があった〇 この発明は、上記のような問題点を解消するためになさ
れたもので、2ステツプアニール法によるサリサイド技
術に適したシリサイド材料の使用を可能にし、しかもプ
ロセスの簡略化を図れるようにすることを目的とする。
In the conventional case, as mentioned above, the silicide material was not dissolved in a hydrofluoric acid solution.
Since it is limited to materials that do not dissolve in RL, salicite (SALICIDE) is produced using the two-step annealing method, which allows for low resistance and excellent workability.
It is possible to use materials such as titanium silicide that are suitable for the 5i1cide) technology, but the process is complicated, making it necessary to use a polycide film, which is made of tungsten silicide, which has a higher resistance than titanium silicide, and is difficult to process. This invention was made to solve the above-mentioned problems, and it makes it possible to use a silicide material suitable for the salicide technology using the two-step annealing method, and also makes it possible to The purpose is to simplify the process.

〔課題を解決するための手段〕[Means to solve the problem]

この発明に係る半導体装置の製造方法は、シリサイド膜
上に、該シリサイド膜にオミック接触した多結晶半導体
膜を形成する半導体装置の製造方法において、膜状或い
はバルク状のシリコン基体上の所定領域に金属膜を形成
する工程と、前記シリコン基体と前記金属膜との固相反
応により前記シリサイド膜を形成する工程と、前記シリ
サイド膜上に層間絶縁膜を形成する工程と、前記層間絶
縁膜−りにコンタクトホールを形成して前記コンタクト
ホールに前記シリサイド膜を露出する工程と、前記層間
絶縁膜上及び前記コンタクトホール内に前記多結晶半導
体膜を形成する工程と、前記多結晶半導体膜の表面から
のイオン注入により前記シリサイド膜と前記多結晶半導
体膜との界面付近を混合状態にミキシンクする工程とを
含むことを特徴としている。
A method for manufacturing a semiconductor device according to the present invention is a method for manufacturing a semiconductor device in which a polycrystalline semiconductor film is formed on a silicide film in ohmic contact with the silicide film. a step of forming a metal film, a step of forming the silicide film by a solid phase reaction between the silicon substrate and the metal film, a step of forming an interlayer insulating film on the silicide film, and a step of forming the interlayer insulating film. forming a contact hole and exposing the silicide film in the contact hole; forming the polycrystalline semiconductor film on the interlayer insulating film and in the contact hole; The method is characterized by including a step of mixing the vicinity of the interface between the silicide film and the polycrystalline semiconductor film into a mixed state by ion implantation.

〔作用〕[Effect]

この発明においては、シリコン基体と金属膜との固相反
応によりシリサイド膜か形成され、このシリサイド膜上
の層間絶縁膜のコンタクトホールに形成される多結晶半
導体膜の表面からのイオン注入によって、シリサイド膜
と多結晶半導体膜との界面付近が混合状態にミキシング
されるため、従来のようにシリコン基体のシリサイド膜
との界面にオミックコンタクトを妨げる酸化膜か発生す
ることかなく、イオンの注入エネルギーによるミキシン
グによって、シリサイド膜の表面に発生した自然酸化膜
かシリサイド及び多結晶半導体と混合状態になり、従来
のように弗酸による自然酸化膜の除去工程を新たに設け
る必要もなく、シリサイド膜と多結晶半導体膜とのとオ
ミックコンタクトか得られる。
In this invention, a silicide film is formed by a solid phase reaction between a silicon substrate and a metal film, and ion implantation from the surface of a polycrystalline semiconductor film is formed in a contact hole of an interlayer insulating film on this silicide film. Because the area near the interface between the film and the polycrystalline semiconductor film is mixed into a mixed state, ion implantation energy is reduced without forming an oxide film that prevents ohmic contact at the interface with the silicide film on the silicon substrate, unlike in the conventional method. As a result of mixing, the natural oxide film generated on the surface of the silicide film becomes mixed with the silicide and polycrystalline semiconductor, and there is no need to newly remove the natural oxide film with hydrofluoric acid as in the conventional method. Omic contact with the polycrystalline semiconductor film can be obtained.

〔実施例〕〔Example〕

第1図はこの発明の半導体装置の製造方法の一実施例の
断面図を示し、以下に各製造工程について説明する。
FIG. 1 shows a sectional view of an embodiment of the method for manufacturing a semiconductor device according to the present invention, and each manufacturing step will be explained below.

まず、第1図(a)に示すように、シリコン基板9上に
厚さ約1000人のシリコン酸化膜10か形成されたの
ち、このシリコン酸化膜10に開口11か形成され、シ
リコン酸化膜10上及び開口11内にシリコン基体とし
ての厚さ約1500人のポリシリコン膜12か形成され
、このポリシリコン膜12か周知の加工技術によって所
定パターンに加工される。
First, as shown in FIG. 1(a), a silicon oxide film 10 having a thickness of about 1000 layers is formed on a silicon substrate 9, and then an opening 11 is formed in this silicon oxide film 10. A polysilicon film 12 having a thickness of about 1,500 wafers is formed as a silicon substrate on the top and inside the opening 11, and this polysilicon film 12 is processed into a predetermined pattern by a well-known processing technique.

つきに、第1図(b)に示すように、シリコン酸化膜コ
0上及びポリシリコン膜12上に金属膜として厚さ約1
000人のチタン膜13か形成され、600〜800℃
の低温ランプアニールにより、ポリシリコン膜12とチ
タン膜13との固相反応か誘起され、同図(C)に示す
ように、厚さ約1000人の固相反応層14か形成され
たのち、同図(d)に示すように、チタン層13の固相
反応しない表層部分が除去され、その後800〜100
0℃の高層ランプアニールにより固相反応層14か安定
化され、同図(e)に示すように、いわゆる2ステツプ
アニール法によるサリサイド技術によって、固相反応に
よるチタンシリサイド膜15か形成される。
At the same time, as shown in FIG. 1(b), a metal film with a thickness of about 1 mm is formed on the silicon oxide film 0 and the polysilicon film 12.
13,000 titanium films are formed at 600-800℃
The low temperature lamp annealing induces a solid phase reaction between the polysilicon film 12 and the titanium film 13, and as shown in FIG. As shown in the figure (d), the surface layer portion of the titanium layer 13 that does not undergo solid phase reaction is removed, and then
The solid phase reaction layer 14 is stabilized by high-rise lamp annealing at 0.degree. C., and a titanium silicide film 15 is formed by solid phase reaction by a salicide technique using a so-called two-step annealing method, as shown in FIG. 2(e).

そして、第1図(f)に示すように、シリコン酸化膜1
0上及びチタンシリサイド膜15上に層間絶縁膜として
厚さ1000人のシリコン酸化膜16か形成され、同図
(g)に示すように、シリコン酸化膜16にコンタクト
ホール]7か形成され、コンタクトホール17にチタン
シリサイド膜15が露出されたのち、従来のような弗酸
処理を行うことなく、同図(h)に示すように、シリコ
ン酸化膜16上及びコンタクトホール17内に多結晶半
導体膜として厚さ約1500人のポリシリコン膜18か
形成され、同図(i)に示すように、注入エネルギー1
30 KeV 、  ドースijk 1〜8 X 10
16ions/ ctlのヒ素(As)イオン19かポ
リシリコン膜]8の表面から注入され、このAsイオン
19のエネルギーによって、チタンシリサイド膜15と
その上層のポリシリコン膜18との界面付近か混合状態
にミキシングされる。
Then, as shown in FIG. 1(f), the silicon oxide film 1
A silicon oxide film 16 with a thickness of 1,000 wafers is formed as an interlayer insulating film on the titanium silicide film 15 and on the titanium silicide film 15, and as shown in FIG. After the titanium silicide film 15 is exposed in the hole 17, a polycrystalline semiconductor film is formed on the silicon oxide film 16 and in the contact hole 17, as shown in FIG. A polysilicon film 18 with a thickness of about 1500 nm is formed as shown in FIG.
30 KeV, dose ijk 1~8 x 10
Arsenic (As) ions 19 of 16 ions/ctl are injected from the surface of the polysilicon film 8, and the energy of the As ions 19 causes a mixed state near the interface between the titanium silicide film 15 and the polysilicon film 18 above it. mixed.

このとき、ポリシリコン膜18の形成前に従来のような
チタンシリサイド膜15の表面の弗酸処理を行わないた
め、チタンシリサイド膜15の表面に自然酸化膜か発生
するか、Asイオン19の注入エネルギーによって、チ
タンシリサイド、ポリシリコンとともにミキシングされ
るため、チタンシリサイド膜15とポリシリコン膜18
とのオミックコンタクトを得ることができる。
At this time, since the surface of the titanium silicide film 15 is not treated with hydrofluoric acid as in the conventional method before forming the polysilicon film 18, a natural oxide film may be generated on the surface of the titanium silicide film 15, or As ions 19 may be implanted. Because it is mixed with titanium silicide and polysilicon by energy, the titanium silicide film 15 and polysilicon film 18
You can have omic contact with.

その後、ポリシリコン膜18が周知の加工技術によって
所定パターンに加工され、ポリシリコン膜12及びチタ
ンシリサイド膜15からなる配線層と、ポリシリコン膜
18からなる配線層かコンタクトホール17内において
接続される。
Thereafter, the polysilicon film 18 is processed into a predetermined pattern using a well-known processing technique, and the wiring layer made of the polysilicon film 12 and the titanium silicide film 15 is connected to the wiring layer made of the polysilicon film 18 in the contact hole 17. .

従って、2ステツプアニール峡によるサリサイド技術に
よって、固相反応によるチタンシリサイド膜を形成する
ため、ソリザイト材料か従来のように限定されることか
なく、多種の材料から適宜選択することかでき、しかも
下層のポリシリコン膜12の表面に自然酸化膜か発生す
ることもなく、従来のような弗酸処理工程を削減するこ
とかできる。
Therefore, since a titanium silicide film is formed by a solid-phase reaction using salicide technology using a two-step annealing method, it is not limited to the conventional material such as Solizite, and it is possible to appropriately select from a wide variety of materials. No natural oxide film is generated on the surface of the polysilicon film 12, and the conventional hydrofluoric acid treatment process can be omitted.

また、Asイオン19の注入エネルギーによるミキシン
グにより、従来のようなチタンシリサイド膜15の表面
の弗酸処理を行わなくても、チタンシリサイド膜15と
ポリシリコン膜18とを良好にオミック接触させること
かできる。
Furthermore, by mixing with the implantation energy of As ions 19, it is possible to make good omic contact between the titanium silicide film 15 and the polysilicon film 18 without performing hydrofluoric acid treatment on the surface of the titanium silicide film 15 as in the conventional method. can.

第2図はこの発明の他の実施例の断面図を示し、以下に
、各製造工程について説明する。
FIG. 2 shows a sectional view of another embodiment of the present invention, and each manufacturing process will be explained below.

まず、第2図(a)に示すように、シリコン基体として
のシリコン基板20の表面の所定領域を囲むように厚さ
約4000大の素子分離用のシリコン酸化膜21か形成
されたのち、囲まれた所定領域のシリコン基板20の表
面から不良な酸化膜が完全に除去されたのち、同図(b
)に示すように、シリコン酸化膜21上及びシリコン基
板20上に金属膜とし、て厚さ約1000人のチタン膜
22が形成され、600〜800℃の低温ランプアニー
ルにより、シリコン基板20とチタン膜22との固相反
応か誘起され、同図(C)に示すように、厚さ約100
OAの固相反応層23が形成される。
First, as shown in FIG. 2(a), a silicon oxide film 21 for element isolation with a thickness of approximately 4,000 mm is formed so as to surround a predetermined area on the surface of a silicon substrate 20 as a silicon base. After the defective oxide film is completely removed from the surface of the silicon substrate 20 in a predetermined area, the process shown in FIG.
), a titanium film 22 is formed as a metal film on the silicon oxide film 21 and the silicon substrate 20 to a thickness of about 1000 mm, and the silicon substrate 20 and the titanium film are bonded together by low-temperature lamp annealing at 600 to 800°C. A solid phase reaction with the membrane 22 is induced, and as shown in FIG.
A solid phase reaction layer 23 of OA is formed.

そして、その後第2図(d)に示すように、チタン層2
2の固相反応しない表層部分が除去され、約850℃の
高温ランプアニールにより固相反応層23か安定化され
、同図(e)に示すように、2ステツプアニール法によ
るサリサイド技術によって、固相反応によるチタンシリ
サイド膜24が形成される。
Then, as shown in FIG. 2(d), the titanium layer 2
The surface layer 23 that does not undergo solid phase reaction is removed, and the solid phase reaction layer 23 is stabilized by high-temperature lamp annealing at approximately 850°C. As shown in FIG. A titanium silicide film 24 is formed by phase reaction.

さらに、第2図(f)に示すように、シリコン酸化膜2
1上及びチタンシリサイド膜24上に層間絶縁膜として
厚さ約1000人のシリコン酸化膜25か形成され、同
図(g)に示すように、シリコン酸化膜25にコンタク
トホール26か形成され、コンタクトホール26にチタ
ンシリサイド膜24か露出されたのち、従来のような弗
酸処理を行うことなく、同図(h)に示すように、シリ
コン酸化膜25上及びコンタクトホール26内に多結晶
半導体として厚さ約1500人のポリシリコン膜27か
形成され、同図(i)に示すように、Asイオン28が
ポリシリコン膜27の表面から注入され、このAsイオ
ン28の注入エネルギーによって、チタンシリサイド膜
24とその上層のポリシリコン膜27との界面付近が混
合状態にミキシングされたのち、ポリシリコン膜27が
バターニングされる。
Furthermore, as shown in FIG. 2(f), the silicon oxide film 2
A silicon oxide film 25 with a thickness of about 1,000 wafers is formed as an interlayer insulating film on the titanium silicide film 24 and on the titanium silicide film 24, and as shown in FIG. After the titanium silicide film 24 is exposed in the hole 26, a polycrystalline semiconductor is formed on the silicon oxide film 25 and in the contact hole 26, as shown in FIG. A polysilicon film 27 with a thickness of about 1,500 wafers is formed, and As ions 28 are implanted from the surface of the polysilicon film 27, as shown in FIG. After the vicinity of the interface between the polysilicon film 24 and the polysilicon film 27 above it is mixed into a mixed state, the polysilicon film 27 is buttered.

従って、第1図の場合と異なり、シリコン基板20とチ
タン層22とのと固相反応によってチタンシリサイド膜
24を形成しても、特性的には第1図のチタンシリサイ
ド膜15と変わるところはなく、第1図の場合と同等の
効果を得ることかできる。
Therefore, unlike the case of FIG. 1, even if the titanium silicide film 24 is formed by a solid phase reaction between the silicon substrate 20 and the titanium layer 22, the characteristics are different from the titanium silicide film 15 of FIG. However, the same effect as in the case of FIG. 1 can be obtained.

なお、上記両実施例では、金属膜としてチタン膜13.
22を形成した場合について説明したが、これに限るも
のではなく、白金(pH,パラジウム(Pd)、ニッケ
ル(Ni)、  コバルト(CO)なとの2ステツプア
ニール法によるサリサイド技術に適したもののうち、適
当なものを選択して用いればよい。
In both of the above embodiments, the titanium film 13. is used as the metal film.
Although we have explained the case where 22 is formed, the present invention is not limited to this, but among the materials suitable for salicide technology using a two-step annealing method such as platinum (pH), palladium (Pd), nickel (Ni), and cobalt (CO), , you can select and use an appropriate one.

また、各シリコン酸化膜10.16,21.25に代わ
り、シリコン窒化膜、BPSG、SOGなどの絶縁膜を
形成してもよいのは勿論である。
Furthermore, it goes without saying that an insulating film such as a silicon nitride film, BPSG, or SOG may be formed instead of each silicon oxide film 10.16, 21.25.

さらに、ミキシングのために注入するイオンは、上記両
実施例のようなAsイオンに限るものではなく、ホウ素
、弗化ホウ素、リン、シリコンなどのイオンを注入して
もよいのは言うまでもない。
Further, the ions implanted for mixing are not limited to As ions as in the above embodiments, but it goes without saying that ions of boron, boron fluoride, phosphorus, silicon, etc. may also be implanted.

〔発明の効果〕〔Effect of the invention〕

以上のように、この発明によれば、シリコン基体と金属
膜との固体反応によりシリサイド膜を形成するため、シ
リコン基体とシリサイド膜との界面にオミックコンタク
トを妨げる酸化膜の発生を防止でき、しかもイオンの注
入エネルギーによりシリサイド膜とその上層の多結晶半
導体層との界面付近を混合状態にミキシングするため、
従来のように弗酸による自然酸化膜の除去下程を新たに
設ける必要かなく、プロセスの簡略化を図ることがてき
、シリサイド膜と多結晶半導体膜との良好なオミックコ
ンタクトを得ることかできる。
As described above, according to the present invention, since a silicide film is formed by a solid-state reaction between a silicon substrate and a metal film, it is possible to prevent the formation of an oxide film that prevents ohmic contact at the interface between the silicon substrate and the silicide film. Moreover, the ion implantation energy mixes the area near the interface between the silicide film and the polycrystalline semiconductor layer above it into a mixed state.
It is possible to simplify the process and obtain good ohmic contact between the silicide film and the polycrystalline semiconductor film without requiring a new process for removing the native oxide film using hydrofluoric acid as in the past. can.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はこの発明の半導体装置の製造方法の一実施例の
製造工程を示す断面図、第2図は他の実施例の製造工程
を示す断面図、第3図は従来の半導体装置の製造方法の
製造工程を示す断面図である。 図において、12はポリシリコン膜、1322はチタン
膜、15.24はチタンシリサイド膜、1.6.25は
シリコン酸化膜、17.26はコンタクトホール、18
.27はポリシリコン膜、19.28はAsイオン、2
0はシリコン基板である。 なお、各図中同一符号は同一または相当部分を示す。 15チタンシリサイド膜 第 図 (その1) 4 チタンシリサイド膜 第 図 (その2) 19:Asイオン 第 図 (その2)
FIG. 1 is a sectional view showing the manufacturing process of one embodiment of the semiconductor device manufacturing method of the present invention, FIG. 2 is a sectional view showing the manufacturing process of another embodiment, and FIG. 3 is a sectional view showing the manufacturing process of a conventional semiconductor device manufacturing method. FIG. 3 is a cross-sectional view showing the manufacturing steps of the method. In the figure, 12 is a polysilicon film, 1322 is a titanium film, 15.24 is a titanium silicide film, 1.6.25 is a silicon oxide film, 17.26 is a contact hole, and 18
.. 27 is a polysilicon film, 19.28 is an As ion, 2
0 is a silicon substrate. Note that the same reference numerals in each figure indicate the same or corresponding parts. 15 Titanium silicide film diagram (Part 1) 4 Titanium silicide film diagram (Part 2) 19:As ion diagram (Part 2)

Claims (1)

【特許請求の範囲】[Claims] (1)シリサイド膜上に、該シリサイド膜にオミック接
触した多結晶半導体膜を形成する半導体装置の製造方法
において、 膜状或いはバルク状のシリコン基体上の所定領域に金属
膜を形成する工程と、 前記シリコン基体と前記金属膜との固相反応により前記
シリサイド膜を形成する工程と、 前記シリサイド膜上に層間絶縁膜を形成する工程と、 前記層間絶縁膜上にコンタクトホールを形成して前記コ
ンタクトホールに前記シリサイド膜を露出する工程と、 前記層間絶縁膜上及び前記コンタクトホール内に前記多
結晶半導体膜を形成する工程と、 前記多結晶半導体膜の表面からのイオン注入により前記
シリサイド膜と前記多結晶半導体膜との界面付近を混合
状態にミキシングする工程とを含むことを特徴とする半
導体装置の製造方法。
(1) In a method for manufacturing a semiconductor device in which a polycrystalline semiconductor film is formed on a silicide film in ohmic contact with the silicide film, a step of forming a metal film in a predetermined region on a film-like or bulk-like silicon substrate; forming the silicide film through a solid phase reaction between the silicon substrate and the metal film; forming an interlayer insulating film on the silicide film; and forming a contact hole on the interlayer insulating film to form the contact. a step of exposing the silicide film to the hole; a step of forming the polycrystalline semiconductor film on the interlayer insulating film and in the contact hole; A method for manufacturing a semiconductor device, comprising the step of mixing near an interface with a polycrystalline semiconductor film into a mixed state.
JP5209790A 1990-03-01 1990-03-01 Manufacture of semiconductor device Pending JPH03253034A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5209790A JPH03253034A (en) 1990-03-01 1990-03-01 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5209790A JPH03253034A (en) 1990-03-01 1990-03-01 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH03253034A true JPH03253034A (en) 1991-11-12

Family

ID=12905345

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5209790A Pending JPH03253034A (en) 1990-03-01 1990-03-01 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH03253034A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100268456B1 (en) * 1997-12-04 2000-11-01 윤종용 Contact Forming Method of Semiconductor Device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100268456B1 (en) * 1997-12-04 2000-11-01 윤종용 Contact Forming Method of Semiconductor Device

Similar Documents

Publication Publication Date Title
US5027185A (en) Polycide gate FET with salicide
JP2578193B2 (en) Method for manufacturing semiconductor device
JPH0613403A (en) Self-aligned cobalt silicide on MOS integrated circuits
JPH0343778B2 (en)
JPH06112483A (en) Method for manufacturing semiconductor device using SOI substrate
JPH03253034A (en) Manufacture of semiconductor device
JP3420104B2 (en) Manufacturing method of resistance element
JP3387518B2 (en) Semiconductor device
JP3444280B2 (en) Method for manufacturing semiconductor device
JP2874885B2 (en) Semiconductor device and manufacturing method thereof
JPH0586653B2 (en)
JPH047094B2 (en)
JPH021922A (en) Manufacture of semiconductor device
JPS63227019A (en) Manufacture of semiconductor device
JPH03276763A (en) Semiconductor device
JPS62190849A (en) Semiconductor device and manufacture thereof
JPS62200747A (en) Manufacture of semiconductor device
JPH09171974A (en) Method for manufacturing semiconductor device
JPS62137849A (en) Manufacture of semiconductor device
JPS63143841A (en) Semiconductor integrated circuit device and manufacture thereof
JPS62296452A (en) Manufacture of semiconductor device
JPH0457095B2 (en)
JPH0461226A (en) Manufacture of semiconductor element
JPH07283323A (en) Manufacture of semiconductor device
JPS60126869A (en) Manufacture of semiconductor device