JPH03253034A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体集積回路等に半導体装置の製造方法
に関し、特に異種導電材料の接続に係るものである。

〔従来の技術〕

今日、半導体装置の製造技術は目覚ましく進歩し、多方
面における需要の増大に伴ってより微細化、より高速化
が要求されており、このような要求に応える技術として
、低抵抗率のシリサイド膜を用いて簡単な工程で配線を
行い、かっこのシリサイド膜と上層のポリシリコンとの
オミックコンタクトをとる手法か重要視されている。

第３図はこのようなシリサイドとポリシリコンとのオミ
ックコンタクトを実現した従来の半導体装置の製造方法
の断面図であり、以下に各製造工程について説明する。

第３図（ａ）に示すように、シリコン基板１上にシリコ
ン酸化膜２か堆積され、このシリコン酸化膜２にエツチ
ング等により開口３が形成され、表面の自然酸化膜が弗
酸て除去されたのち、シリコン酸化膜２上及び開口３内
にポリシリコン膜４が堆積され、さらにこのポリシリコ
ン膜４上にタングステンシリサイド膜５か堆積される。

つきに、第３図（ｂ）に示すように、周知の写真製版技
術及び加工技術により、タングステンシリサイド膜５及
びポリシリコン膜４が同じレジストマスクを用いて所定
パターンに順次加工され、同図（Ｃ）に示すように、Ｃ
ＶＤ法等により、露出したシリコン酸化膜２上及びタン
グステンシリサイド膜５上に層間絶縁用シリコン酸化膜
６が堆積される。

その後、第３図（ｄ）に示すように、シリコン酸化膜６
の開口３の上側にコンタクトホール７が形成され、コン
タクトホール７内にタングステンシリサイド膜５か露出
されてこの露出表面の自然酸化膜か弗酸て除去されたの
ち、同図（ｅ）に示すように、シリコン酸化膜６上及び
コンタクトホール７内にポリシリコン膜８か堆積され、
選択エツチング等の周知の加工技術によってポリシリコ
ン膜８がパターニングされ、コンタクトホール７内にお
いて、ポリシリコン膜４及びタングステンシリサイド膜
５からなるポリサイド配線層とポリシリコン膜８の配線
層とか接続される。

このとき、前述した弗酸による自然酸化膜の除去工程は
、異種又は同種の材料の配線同志の接続を行う上で、接
触抵抗の小さい良好なオミックコンタクトを得るために
必要である。

このように、ポリシリコン膜４上にタングステンシリサ
イド膜５．ポリシリコン膜８を順次堆積するため、ポリ
シリコン膜４．タンクステンシリサイド膜５の表面に自
然酸化膜が発生し、良好なオミックコンタクトを得るた
めに、前述したように酸化膜の溶解力の優れた弗酸によ
り自然酸化膜を除去しなければならず、シリサイド材料
が弗酸系溶液に溶解しないタングステンシリサイド等に
限定される。

〔発明が解決しようとする課題〕

従来の場合、前述の如くシリサイド材料が弗酸系溶’ｔ
ｒｌに溶解しないものに限られるため、低抵抗化か可能
で、加工性に優れた２ステツプアニール法によるザリサ
イト（ＳＡＬＩＣＩＤＥ　：　Ｓｅｌｒ−Ａｌｉｇｎｅ
ｄ　５ｉ１ｉｃｉｄｅ）技術に適したチタンシリサイド
等の材料を用いることがてきす、チタンシリサイドに比
べて抵抗が高いタングステンシリサイドからなり、加工
の困難なポリサイド膜を敢えて使用せざるを得す、プロ
セスの複雑化を招くという問題点があった〇 この発明は、上記のような問題点を解消するためになさ
れたもので、２ステツプアニール法によるサリサイド技
術に適したシリサイド材料の使用を可能にし、しかもプ
ロセスの簡略化を図れるようにすることを目的とする。

〔課題を解決するための手段〕

この発明に係る半導体装置の製造方法は、シリサイド膜
上に、該シリサイド膜にオミック接触した多結晶半導体
膜を形成する半導体装置の製造方法において、膜状或い
はバルク状のシリコン基体上の所定領域に金属膜を形成
する工程と、前記シリコン基体と前記金属膜との固相反
応により前記シリサイド膜を形成する工程と、前記シリ
サイド膜上に層間絶縁膜を形成する工程と、前記層間絶
縁膜−りにコンタクトホールを形成して前記コンタクト
ホールに前記シリサイド膜を露出する工程と、前記層間
絶縁膜上及び前記コンタクトホール内に前記多結晶半導
体膜を形成する工程と、前記多結晶半導体膜の表面から
のイオン注入により前記シリサイド膜と前記多結晶半導
体膜との界面付近を混合状態にミキシンクする工程とを
含むことを特徴としている。

〔作用〕

この発明においては、シリコン基体と金属膜との固相反
応によりシリサイド膜か形成され、このシリサイド膜上
の層間絶縁膜のコンタクトホールに形成される多結晶半
導体膜の表面からのイオン注入によって、シリサイド膜
と多結晶半導体膜との界面付近が混合状態にミキシング
されるため、従来のようにシリコン基体のシリサイド膜
との界面にオミックコンタクトを妨げる酸化膜か発生す
ることかなく、イオンの注入エネルギーによるミキシン
グによって、シリサイド膜の表面に発生した自然酸化膜
かシリサイド及び多結晶半導体と混合状態になり、従来
のように弗酸による自然酸化膜の除去工程を新たに設け
る必要もなく、シリサイド膜と多結晶半導体膜とのとオ
ミックコンタクトか得られる。

〔実施例〕

第１図はこの発明の半導体装置の製造方法の一実施例の
断面図を示し、以下に各製造工程について説明する。

まず、第１図（ａ）に示すように、シリコン基板９上に
厚さ約１０００人のシリコン酸化膜１０か形成されたの
ち、このシリコン酸化膜１０に開口１１か形成され、シ
リコン酸化膜１０上及び開口１１内にシリコン基体とし
ての厚さ約１５００人のポリシリコン膜１２か形成され
、このポリシリコン膜１２か周知の加工技術によって所
定パターンに加工される。

つきに、第１図（ｂ）に示すように、シリコン酸化膜コ
０上及びポリシリコン膜１２上に金属膜として厚さ約１
０００人のチタン膜１３か形成され、６００〜８００℃
の低温ランプアニールにより、ポリシリコン膜１２とチ
タン膜１３との固相反応か誘起され、同図（Ｃ）に示す
ように、厚さ約１０００人の固相反応層１４か形成され
たのち、同図（ｄ）に示すように、チタン層１３の固相
反応しない表層部分が除去され、その後８００〜１００
０℃の高層ランプアニールにより固相反応層１４か安定
化され、同図（ｅ）に示すように、いわゆる２ステツプ
アニール法によるサリサイド技術によって、固相反応に
よるチタンシリサイド膜１５か形成される。

そして、第１図（ｆ）に示すように、シリコン酸化膜１
０上及びチタンシリサイド膜１５上に層間絶縁膜として
厚さ１０００人のシリコン酸化膜１６か形成され、同図
（ｇ）に示すように、シリコン酸化膜１６にコンタクト
ホール］７か形成され、コンタクトホール１７にチタン
シリサイド膜１５が露出されたのち、従来のような弗酸
処理を行うことなく、同図（ｈ）に示すように、シリコ
ン酸化膜１６上及びコンタクトホール１７内に多結晶半
導体膜として厚さ約１５００人のポリシリコン膜１８か
形成され、同図（ｉ）に示すように、注入エネルギー１
３０　ＫｅＶ　、　　ドースｉｊｋ　１〜８　Ｘ　１０
１６ｉｏｎｓ／　ｃｔｌのヒ素（Ａｓ）イオン１９かポ
リシリコン膜］８の表面から注入され、このＡｓイオン
１９のエネルギーによって、チタンシリサイド膜１５と
その上層のポリシリコン膜１８との界面付近か混合状態
にミキシングされる。

このとき、ポリシリコン膜１８の形成前に従来のような
チタンシリサイド膜１５の表面の弗酸処理を行わないた
め、チタンシリサイド膜１５の表面に自然酸化膜か発生
するか、Ａｓイオン１９の注入エネルギーによって、チ
タンシリサイド、ポリシリコンとともにミキシングされ
るため、チタンシリサイド膜１５とポリシリコン膜１８
とのオミックコンタクトを得ることができる。

その後、ポリシリコン膜１８が周知の加工技術によって
所定パターンに加工され、ポリシリコン膜１２及びチタ
ンシリサイド膜１５からなる配線層と、ポリシリコン膜
１８からなる配線層かコンタクトホール１７内において
接続される。

従って、２ステツプアニール峡によるサリサイド技術に
よって、固相反応によるチタンシリサイド膜を形成する
ため、ソリザイト材料か従来のように限定されることか
なく、多種の材料から適宜選択することかでき、しかも
下層のポリシリコン膜１２の表面に自然酸化膜か発生す
ることもなく、従来のような弗酸処理工程を削減するこ
とかできる。

また、Ａｓイオン１９の注入エネルギーによるミキシン
グにより、従来のようなチタンシリサイド膜１５の表面
の弗酸処理を行わなくても、チタンシリサイド膜１５と
ポリシリコン膜１８とを良好にオミック接触させること
かできる。

第２図はこの発明の他の実施例の断面図を示し、以下に
、各製造工程について説明する。

まず、第２図（ａ）に示すように、シリコン基体として
のシリコン基板２０の表面の所定領域を囲むように厚さ
約４０００大の素子分離用のシリコン酸化膜２１か形成
されたのち、囲まれた所定領域のシリコン基板２０の表
面から不良な酸化膜が完全に除去されたのち、同図（ｂ
）に示すように、シリコン酸化膜２１上及びシリコン基
板２０上に金属膜とし、て厚さ約１０００人のチタン膜
２２が形成され、６００〜８００℃の低温ランプアニー
ルにより、シリコン基板２０とチタン膜２２との固相反
応か誘起され、同図（Ｃ）に示すように、厚さ約１００
ＯＡの固相反応層２３が形成される。

そして、その後第２図（ｄ）に示すように、チタン層２
２の固相反応しない表層部分が除去され、約８５０℃の
高温ランプアニールにより固相反応層２３か安定化され
、同図（ｅ）に示すように、２ステツプアニール法によ
るサリサイド技術によって、固相反応によるチタンシリ
サイド膜２４が形成される。

さらに、第２図（ｆ）に示すように、シリコン酸化膜２
１上及びチタンシリサイド膜２４上に層間絶縁膜として
厚さ約１０００人のシリコン酸化膜２５か形成され、同
図（ｇ）に示すように、シリコン酸化膜２５にコンタク
トホール２６か形成され、コンタクトホール２６にチタ
ンシリサイド膜２４か露出されたのち、従来のような弗
酸処理を行うことなく、同図（ｈ）に示すように、シリ
コン酸化膜２５上及びコンタクトホール２６内に多結晶
半導体として厚さ約１５００人のポリシリコン膜２７か
形成され、同図（ｉ）に示すように、Ａｓイオン２８が
ポリシリコン膜２７の表面から注入され、このＡｓイオ
ン２８の注入エネルギーによって、チタンシリサイド膜
２４とその上層のポリシリコン膜２７との界面付近が混
合状態にミキシングされたのち、ポリシリコン膜２７が
バターニングされる。

従って、第１図の場合と異なり、シリコン基板２０とチ
タン層２２とのと固相反応によってチタンシリサイド膜
２４を形成しても、特性的には第１図のチタンシリサイ
ド膜１５と変わるところはなく、第１図の場合と同等の
効果を得ることかできる。

なお、上記両実施例では、金属膜としてチタン膜１３．
２２を形成した場合について説明したが、これに限るも
のではなく、白金（ｐＨ，パラジウム（Ｐｄ）、ニッケ
ル（Ｎｉ）、　　コバルト（ＣＯ）なとの２ステツプア
ニール法によるサリサイド技術に適したもののうち、適
当なものを選択して用いればよい。

また、各シリコン酸化膜１０．１６，２１．２５に代わ
り、シリコン窒化膜、ＢＰＳＧ、ＳＯＧなどの絶縁膜を
形成してもよいのは勿論である。

さらに、ミキシングのために注入するイオンは、上記両
実施例のようなＡｓイオンに限るものではなく、ホウ素
、弗化ホウ素、リン、シリコンなどのイオンを注入して
もよいのは言うまでもない。

〔発明の効果〕

以上のように、この発明によれば、シリコン基体と金属
膜との固体反応によりシリサイド膜を形成するため、シ
リコン基体とシリサイド膜との界面にオミックコンタク
トを妨げる酸化膜の発生を防止でき、しかもイオンの注
入エネルギーによりシリサイド膜とその上層の多結晶半
導体層との界面付近を混合状態にミキシングするため、
従来のように弗酸による自然酸化膜の除去下程を新たに
設ける必要かなく、プロセスの簡略化を図ることがてき
、シリサイド膜と多結晶半導体膜との良好なオミックコ
ンタクトを得ることかできる。

【図面の簡単な説明】

第１図はこの発明の半導体装置の製造方法の一実施例の
製造工程を示す断面図、第２図は他の実施例の製造工程
を示す断面図、第３図は従来の半導体装置の製造方法の
製造工程を示す断面図である。 図において、１２はポリシリコン膜、１３２２はチタン
膜、１５．２４はチタンシリサイド膜、１．６．２５は
シリコン酸化膜、１７．２６はコンタクトホール、１８
．２７はポリシリコン膜、１９．２８はＡｓイオン、２
０はシリコン基板である。 なお、各図中同一符号は同一または相当部分を示す。 １５チタンシリサイド膜 第 図 （その１） ４ チタンシリサイド膜 第 図 （その２） １９：Ａｓイオン 第 図 （その２）

Claims (1)

【特許請求の範囲】
1. （１）シリサイド膜上に、該シリサイド膜にオミック接
   触した多結晶半導体膜を形成する半導体装置の製造方法
   において、 膜状或いはバルク状のシリコン基体上の所定領域に金属
   膜を形成する工程と、 前記シリコン基体と前記金属膜との固相反応により前記
   シリサイド膜を形成する工程と、 前記シリサイド膜上に層間絶縁膜を形成する工程と、 前記層間絶縁膜上にコンタクトホールを形成して前記コ
   ンタクトホールに前記シリサイド膜を露出する工程と、 前記層間絶縁膜上及び前記コンタクトホール内に前記多
   結晶半導体膜を形成する工程と、 前記多結晶半導体膜の表面からのイオン注入により前記
   シリサイド膜と前記多結晶半導体膜との界面付近を混合
   状態にミキシングする工程とを含むことを特徴とする半
   導体装置の製造方法。