JPH03253048A - 半導体集積回路装置の製造方法 - Google Patents

半導体集積回路装置の製造方法

Info

Publication number
JPH03253048A
JPH03253048A JP2050664A JP5066490A JPH03253048A JP H03253048 A JPH03253048 A JP H03253048A JP 2050664 A JP2050664 A JP 2050664A JP 5066490 A JP5066490 A JP 5066490A JP H03253048 A JPH03253048 A JP H03253048A
Authority
JP
Japan
Prior art keywords
lead
wirings
plating
dummy
lead wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2050664A
Other languages
English (en)
Inventor
Mitsuaki Sasaki
佐々木 光昭
Munehiro Yamada
宗博 山田
Seiichi Ichihara
誠一 市原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Microcomputer System Ltd
Hitachi Ltd
Renesas Eastern Japan Semiconductor Inc
Original Assignee
Hitachi Ltd
Hitachi Tohbu Semiconductor Ltd
Hitachi Microcomputer Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Tohbu Semiconductor Ltd, Hitachi Microcomputer Engineering Ltd filed Critical Hitachi Ltd
Priority to JP2050664A priority Critical patent/JPH03253048A/ja
Publication of JPH03253048A publication Critical patent/JPH03253048A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 5産業上の利用分野〕 本発明は、半導体集積回路装置の製造技術に関し、特に
T A B(Tape Automated Bond
ing)のり−ド配線へのメンキ工程の改善に適用して
有効i工技術に関するものである。
〔従来の技術2 絶縁フィルムの表面に)くターン形成したリート′配線
の一端(インナリード部)と7<ノブ電極を有する半導
体チップを前記)<ンプ電極を介してボンディングする
TAB (フィルムキャリヤとも17)う)は、LSI
の多ピン化や薄形化に好適な実装方式として近年注目さ
れている。上記TABは、ポリイミド樹脂i=どの可撓
性フィルムの一面に接合されたCu箔をエツチングして
リード配線を形成し、上記リード配線にメッキ処理を施
した後、上記リード配線と半導体チップとをノくノブ電
極を介して電気的に接続し、その後上記半導体チ・ノブ
をポツティング樹脂で封止することにより製造される。
なお、上記TABの現状と動向について記載された文献
の例としては、株式会社プレスジャーナル、平成元年5
月20日発行の「月刊セミコンダクターワールド・6月
号JP107〜P131がある。
〔発明が解決しようとする課題: 通常TABのリード配線には、膜厚制御性に優れた無電
解メッキ法を用いてSnメッキが施されている。ところ
が、無電解メッキ法でリード配線上にSnメッキを施す
と、Snのホイスカーが発生し易く、リード間ピッチの
狭い多ピン対応形のTABでは、これがリード間の短絡
不良の原因となる。その対策として、ホイスカーが発生
し難い半田(Pb−Sn合金)を用いることが検討され
ているが、現状では無電解メッキ法に使用できる適当な
半田無電解メッキ液がないため、電解メッキ法を採用せ
ざるを得ない。しかし電解メッキ法はその性質上、リー
ド配線の先端(インナーリード部)に電荷が集中し易い
ため、インナーリート部のメッキ膜厚が局所的に増大し
、これがインナーリードボンディング時の接合不良や、
半田溜まりなどによる短絡不良を引き起こす原因となる
そこで従来、電解メッキ法を用いてリード配線上にメッ
キを施す場合は、第5図に示すように、絶縁フィルム2
0の表面にリード配線21をパターン形成する際、イン
ナーリード部21aの内側にリード配線21同士を接続
する接続パターン22を一体形成し、メッキを行ってい
る。ところがこの方法は、メッキ処理後、インナーリー
ドボンディング工程前に接続パターンをインナーリード
部から切り離す必要があるため、TABの製造工程が増
加するという問題があり、また上記接続パターンをプレ
スで切り離す際にインナーリード部が変形し易いため、
インナーリードボンディング工程でインナーリード部と
半導体チップの電極とを接続する際に接続不良が発生す
るという問題があった。
本発明は、上記した問題点に着目してなされたものであ
り、その目的は、TABの製造歩留りを向上させること
のできる技術を提供することにある。
本発明の他の目的は、上記目的を達成するとともに、T
ABの製造工程を低減することのできる技術を提供する
ことにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
〔課題を解決するための手段2 本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、次のとおりである。
本発明によるTABの製造方法は、絶縁フィルムの表面
にパターン形成されたリード配線に電解メッキ法を用い
てメッキ処理を施すにあたり、あらかじめ上記リード配
線のインナーリート部の近傍に沿って配設されるダミー
リードを上記リード配線と同時形成するものである。
〔作用〕
上記した手段によれば、リード配線のインナーリード部
の近傍に沿ってダミーリードを配設することにより、電
解メッキ法を用いてリード配線上にメッキ処理を施す際
、上記ダミーリードがなければインナーリード部の先端
へ集中する電荷の一部が上記ダミーリードに引き寄せら
れるので、インナーリード部の先端への電荷の集中が緩
和される。その結果、リード配線上のメッキ膜厚が均一
化されるのて、上記メッキ膜厚の局所的f;増大に起因
するリード配線間の短絡不良を防止することができる。
また上記ダミーリードは、メッキ処理後に切り離すこと
なく残しておいてもインナーリードボンディング作業に
支障は来さないため、上記ダミーリードを切り離すため
の特別の工程は不要である。
以下、本発明によるTABの製造方法を実施例により説
明する。
〔実施例〕
第1図は、絶縁フィルム1の一面にリード配線2をパタ
ーン形成した状態を示している。上記リード配線2は、
絶縁フィルム1に穿孔されたデバイスホール3の四辺に
沿って放射状にレイアウトされており、各リード配線2
の一端であるインナーリード部2aは、上記デバイスホ
ール3の内側に突出している。また各リード配線2のも
う一方の端部であるアウターリード部2bは、四角枠状
の通電パターン4を介して一体接続されている。
上記通電パターン4には、リード配線2にメッキ処理を
施す際、電極の一方が接続される。上記リード配線2の
インナーリード部2aの内側には、各インナーリード部
2aの近傍に沿ってダミーリード5が配設されている。
上記ダミーリード5は、例えば四角枠状をなし、その四
隅に設けられた吊りリード5aを介して上記通電パター
ン4に接続されている。上記リード配線2、通電パター
ン4、ダミIJ−ド5および吊りリード5aは、例えば
ポリイミド樹脂からなる絶縁フィルム1の一面に接着し
たCu箔をエツチングすることにより同時にパターン形
成される。
次に、上記絶縁フィルム1を電解メッキ液に浸漬し、通
電パターン4に電極を接続してリード配線2上に半田メ
ッキを被着する。このとき第4図に示すように、電解メ
ッキ液中の正電荷(Pbイオン、Snイオン)は、負に
帯電したリード配線2に引き寄せられるが、上記正電荷
の一部はインナーリード部2aの近傍に配設された、同
じく負に帯電したダミーリード5にも引き寄せられる。
すなわち電解メン手法は、その性質上リード配線の先端
(インナーリード部)に電荷が集中し易いため、従来は
インナーリード部のメッキ膜厚が局所的に増大してしま
う欠点があったが、インナーリード部2aの近傍jこダ
ミーリード5を配設する本実施例によれば、ダミーリー
ド5がないとすればインナーリード部2aに集中すべき
電荷がインナーリード部2aとその近傍のダミーリード
5とに分散されるので、インナーリード部2aへの電荷
集中が緩和され、リード配線2の表面に均一な膜厚を有
する半田メッキを被着することができる。
このようにしてリード配線2上に均一な膜厚の半田メッ
キを被着した後は、第2図に示すように、インナーリー
ドボンダー(図示せず)を用いてインナーリード部2a
と半導体チップ6とをあらかじめ上記半導体チップ6に
形成したバンプ電極7を介して接続する。その際、ダミ
ーリード5とインナーリード部2aとは非接触状態にあ
るため、上記ダミーリード5を絶縁フィルム1から切り
離さなくともインナーリードボンディング作業の妨げと
はI;らない。その後は第3図に示すように、半導体チ
ップ6をポツティング樹脂8で封止することにより本実
施例のTABが略完成する。なお上記ポツティング樹脂
8の外部に露出した吊りリード5aは、後のアウターリ
ードボンデインク工程で通電パターン4と共に切断、除
去される。従って、ポツティング樹脂8中に残ったダミ
ーリード5は、リード配線2とは絶縁された状態となる
ため、半導体チップ6の動作に悪影響を及ぼす虞れはな
い。
以上述べた本実施例のTABの製造方法によれば、電解
メッキ法を用いてリード配線上に半田メッキを施す際の
インナーリード部への電荷の集中を緩和することができ
るので、リード配線のメッキ膜厚を均一化することがで
きる。これによりメッキ膜厚の局所的な増大によるイン
ナーリードボンディング時の接続不良や半田溜まりなど
による短絡不良を防止することができるので、TABの
製造歩留りの向上、高信頼化を実現することができる。
また本実施例のTABの製造方法によれば、ダミーリー
ドを切り離す工程が不要であるため、TABの製造工程
を増すことなくその製造歩留りの向上、高信頼化を実現
することができる。なお本実施例のTABの製造方法に
よれば、リード配線に半田メッキを施すので、Snメッ
キを施す場合のようにホイスカーが発生する虞れのない
ことは勿論である。
以上、本発明者によって?よされた発明を実施例に基づ
き具体的に説明したが、本発明は前記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。
前記実施例では、メッキ材料に半田を用いた場合につい
て説明したが、他のメッキ材料、例えばAuメッキを用
いることもできる。
〔発明の効果〕
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りである
絶縁フィルムの表面にパターン形成されたり−ド配線に
電解メッキ法を用いてメッキ処理を施すにあたり、あら
かじめ上記リード配線のインナーリード部の近傍に沿っ
て配設されるダミーリードを上記リード配線と同時形成
する本発明のTABの製造方法によれば、電解メッキ時
におけるインナーリード部の先端への電荷の集中を緩和
し、リード配線のメッキ膜厚を均一化することができる
ので、TABの製造歩留りの向上、高信頼化を実現する
ことができる。また上記ダミーリードを切り離す工程も
不要であるため、TABの製造工程を増加させることな
く、上記効果を得ることができる。
【図面の簡単な説明】
第1図乃至第3図は、本発明の一実施例である半導体集
積回路装置の製造方法を工程順に示す要部平面図、 第4図は、電解メッキ液中における電荷の流れを示す説
明図、 第5図は、従来の半導体集積回路装置の製造方法を示す
要部平面図である。 1、20 ・ ・ リード配線、2 部、2b ・ ・ ・ イスホール、4 ミ − リ − ド 、  5 導体チップ、7 ティング樹脂、 ・絶縁フィルム、2,21 a、21a・・・インナー アウターリード部、3・ ・ ・ ・通電パターン、5・ a・ ・ ・吊りリード、6・ ・・・ハンプ電極、8・ 22・・・接続パターン。

Claims (1)

  1. 【特許請求の範囲】 1、絶縁フィルムの表面にパターン形成したリード配線
    にメッキ処理を施した後、前記リード配線と半導体チッ
    プとをバンプ電極を介して接続するTABの製造方法で
    あって、前記リード配線をパターン形成する際、前記リ
    ード配線のインナーリード部の近傍に沿って配設される
    ダミーリードを同時形成し、その後電解メッキ法を用い
    て前記リード配線にメッキ処理を施すことを特徴とする
    半導体集積回路装置の製造方法。 2、前記メッキ処理は、半田メッキであることを特徴と
    する請求項1記載の半導体集積回路装置の製造方法。
JP2050664A 1990-03-01 1990-03-01 半導体集積回路装置の製造方法 Pending JPH03253048A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2050664A JPH03253048A (ja) 1990-03-01 1990-03-01 半導体集積回路装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2050664A JPH03253048A (ja) 1990-03-01 1990-03-01 半導体集積回路装置の製造方法

Publications (1)

Publication Number Publication Date
JPH03253048A true JPH03253048A (ja) 1991-11-12

Family

ID=12865224

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2050664A Pending JPH03253048A (ja) 1990-03-01 1990-03-01 半導体集積回路装置の製造方法

Country Status (1)

Country Link
JP (1) JPH03253048A (ja)

Similar Documents

Publication Publication Date Title
US6291271B1 (en) Method of making semiconductor chip package
JP3060896B2 (ja) バンプ電極の構造
JPH04277636A (ja) 半導体装置とその製造方法及びこれに用いる接合体
JP2000195984A (ja) 半導体装置用キャリア基板及びその製造方法及び半導体装置及びその製造方法
JPH03276512A (ja) 異方性導電膜およびその製造方法
JP2002050715A (ja) 半導体パッケージの製造方法
JPH06101492B2 (ja) 半導体装置及びその製造方法
JP3889311B2 (ja) プリント配線板
JPS63185035A (ja) 半導体装置
JPS62199022A (ja) 半導体装置の実装具
JPH04278542A (ja) 半導体装置及びその製造方法
JP2879159B2 (ja) 電気的接続部材及び金属バンプの形成方法
JPS62249435A (ja) 半導体装置
JPH08330472A (ja) 半導体装置とその製造方法
JPH1092964A (ja) 半導体装置
JP2822987B2 (ja) 電子回路パッケージ組立体およびその製造方法
KR100246848B1 (ko) 랜드 그리드 어레이 및 이를 채용한 반도체 패키지
JP3449097B2 (ja) 半導体装置
JPH04275443A (ja) 半導体集積回路装置
JP2867547B2 (ja) 導電突起の形成方法
JPH01135035A (ja) フイルムキャリア
JPH06283646A (ja) 半導体搭載用配線基板
JPS6086854A (ja) 突起電極形成用基板及びその製造方法
JPH03209841A (ja) Tab用テープキャリアの製造方法
JPH03236242A (ja) 導電突起の形成方法