JPH04275443A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH04275443A JPH04275443A JP3737091A JP3737091A JPH04275443A JP H04275443 A JPH04275443 A JP H04275443A JP 3737091 A JP3737091 A JP 3737091A JP 3737091 A JP3737091 A JP 3737091A JP H04275443 A JPH04275443 A JP H04275443A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- integrated circuit
- leads
- lead
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積回路装置に
関し、特にＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂ
ｏｎｄｉｎｇ）に適用して有効な技術に関するものであ
る。
関し、特にＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂ
ｏｎｄｉｎｇ）に適用して有効な技術に関するものであ
る。
【０００２】
【従来の技術】論理ＬＳＩの多機能化、高速化の進行に
伴って、半導体チップの外部端子（入出力端子、電源端
子）の数が著しく増加し、チップのボンディングパッド
にワイヤを接続して外部回路との接続を行う従来のワイ
ヤボンディング方式に限界が見えていることから、薄い
絶縁フィルム上にＣｕ箔を加工したリードを形成し、こ
のリードを介してチップを基板に実装するＴＡＢ（フィ
ルムキャリヤ）が注目されている。
伴って、半導体チップの外部端子（入出力端子、電源端
子）の数が著しく増加し、チップのボンディングパッド
にワイヤを接続して外部回路との接続を行う従来のワイ
ヤボンディング方式に限界が見えていることから、薄い
絶縁フィルム上にＣｕ箔を加工したリードを形成し、こ
のリードを介してチップを基板に実装するＴＡＢ（フィ
ルムキャリヤ）が注目されている。
【０００３】上記ＴＡＢの現状と動向については、例え
ば株式会社プレスジャーナル、平成元年５月２０日発行
の「月刊セミコンダクターワールド６月号」Ｐ１０７〜
Ｐ１１２において論じられている。
ば株式会社プレスジャーナル、平成元年５月２０日発行
の「月刊セミコンダクターワールド６月号」Ｐ１０７〜
Ｐ１１２において論じられている。
【０００４】
【発明が解決しようとする課題】近年、ＴＡＢにおいて
も多ピン化が急速に進行し、従来１００ピン程度であっ
たものが２００ピン程度まで増加してきたことから、パ
ッド間隔は１６０μｍピッチから１００μｍピッチへと
、またインナーリード幅も８０μｍから４０μｍへとそ
れぞれ縮小されている。
も多ピン化が急速に進行し、従来１００ピン程度であっ
たものが２００ピン程度まで増加してきたことから、パ
ッド間隔は１６０μｍピッチから１００μｍピッチへと
、またインナーリード幅も８０μｍから４０μｍへとそ
れぞれ縮小されている。
【０００５】ところが、インナーリード幅が４０μｍ程
度まで縮小すると、その機械的強度が低下するため、温
度サイクル試験を行った際、チップと絶縁フィルムとの
熱膨張係数差によって生じる応力によって、特にこの応
力が集中し易いチップコーナー部のインナーリードが断
線するという問題が発生する。
度まで縮小すると、その機械的強度が低下するため、温
度サイクル試験を行った際、チップと絶縁フィルムとの
熱膨張係数差によって生じる応力によって、特にこの応
力が集中し易いチップコーナー部のインナーリードが断
線するという問題が発生する。
【０００６】本発明は、上記した問題点に着目してなさ
れたものであり、その目的は、ＴＡＢのインナーリード
の強度を向上させる技術を提供することにある。
れたものであり、その目的は、ＴＡＢのインナーリード
の強度を向上させる技術を提供することにある。
【０００７】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【０００８】
【課題を解決するための手段】本発明のＴＡＢは、二方
向に延在する幅広のインナーリードをチップのコーナー
部に配置し、このインナーリードとチップコーナー部に
形成したバンプとを接続したものである。
向に延在する幅広のインナーリードをチップのコーナー
部に配置し、このインナーリードとチップコーナー部に
形成したバンプとを接続したものである。
【０００９】
【作用】チップコーナー部のインナーリードを二方向に
延在し、かつ幅広にすることにより、その機械的強度が
向上するので、チップと絶縁フィルムとの熱膨張係数差
によって生じる応力が特に集中し易いチップコーナー部
でのインナーリードの断線を確実に防止することができ
る。また、上記インナーリードの存在により、チップコ
ーナー部以外のインナーリードに加わる応力も軽減され
るので、チップコーナー部以外のインナーリードの断線
発生率も低減する。
延在し、かつ幅広にすることにより、その機械的強度が
向上するので、チップと絶縁フィルムとの熱膨張係数差
によって生じる応力が特に集中し易いチップコーナー部
でのインナーリードの断線を確実に防止することができ
る。また、上記インナーリードの存在により、チップコ
ーナー部以外のインナーリードに加わる応力も軽減され
るので、チップコーナー部以外のインナーリードの断線
発生率も低減する。
【００１０】
【実施例】図３は、本実施例のＴＡＢ１の平面図である
。ポリイミド樹脂、ポリエステル樹脂などの耐熱性合成
樹脂からなる絶縁フィルム２の一面には、この絶縁フィ
ルム２に接着したＣｕ箔をエッチングにより加工した多
数のリード３が形成されている。このリード３の表面に
は、例えばＳｎメッキ、Ａｕメッキ、またはＰｂ／Ｓｎ
合金からなる半田メッキが被着されている。
。ポリイミド樹脂、ポリエステル樹脂などの耐熱性合成
樹脂からなる絶縁フィルム２の一面には、この絶縁フィ
ルム２に接着したＣｕ箔をエッチングにより加工した多
数のリード３が形成されている。このリード３の表面に
は、例えばＳｎメッキ、Ａｕメッキ、またはＰｂ／Ｓｎ
合金からなる半田メッキが被着されている。
【００１１】上記リード３の先端（インナーリード）は
、絶縁フィルム２の中央部に開孔したデバイスホール４
内の半導体チップ５を囲むように配置されており、リー
ド３とチップ５とは、チップ５の主面の周辺部に設けら
れた、図３では図示しないＡｕなどのバンプ６を介して
電気的に接続されている。
、絶縁フィルム２の中央部に開孔したデバイスホール４
内の半導体チップ５を囲むように配置されており、リー
ド３とチップ５とは、チップ５の主面の周辺部に設けら
れた、図３では図示しないＡｕなどのバンプ６を介して
電気的に接続されている。
【００１２】図１は、上記ＴＡＢ１のチップコーナー部
の拡大平面図、図２は、図１のＩＩ−ＩＩ線における断
面図である。
の拡大平面図、図２は、図１のＩＩ−ＩＩ線における断
面図である。
【００１３】図１に示すように、本実施例のＴＡＢ１は
、チップ５のコーナー部に配置されたリード３ａのイン
ナーリードを、他のリード３のインナーリードに比べて
幅広に加工し、かつ二方向に延在させている。
、チップ５のコーナー部に配置されたリード３ａのイン
ナーリードを、他のリード３のインナーリードに比べて
幅広に加工し、かつ二方向に延在させている。
【００１４】上記リード３ａは、チップ５に電源（電源
電圧または基準電圧）を供給する電源用リードであり、
その他のリード３は、入出力信号用のリードである。上
記電源用リード３ａは、チップ５のコーナー部に形成さ
れたバンプ６と電気的に接続されており、その他のリー
ド３は、チップ５の各辺に沿って形成されたバンプ６と
電気的に接続されている。
電圧または基準電圧）を供給する電源用リードであり、
その他のリード３は、入出力信号用のリードである。上
記電源用リード３ａは、チップ５のコーナー部に形成さ
れたバンプ６と電気的に接続されており、その他のリー
ド３は、チップ５の各辺に沿って形成されたバンプ６と
電気的に接続されている。
【００１５】リード３，３ａのインナーリードとチップ
５のバンプ６とを電気的に接続するには、あらかじめバ
ンプ６を形成したチップ５をインナーリードボンディン
グ装置のステージ上に搭載し、画像認識処理によって各
リード３，３ａのインナーリードを対応するバンプ６の
上に精確に位置決めした後、ステージの上方から５００
℃程度に加熱したボンディングツールを各リード３，３
ａ上に押圧してリード３，３ａとバンプ６とを一括ボン
ディング（ギャングボンディング）する。
５のバンプ６とを電気的に接続するには、あらかじめバ
ンプ６を形成したチップ５をインナーリードボンディン
グ装置のステージ上に搭載し、画像認識処理によって各
リード３，３ａのインナーリードを対応するバンプ６の
上に精確に位置決めした後、ステージの上方から５００
℃程度に加熱したボンディングツールを各リード３，３
ａ上に押圧してリード３，３ａとバンプ６とを一括ボン
ディング（ギャングボンディング）する。
【００１６】上記のように構成された本実施例のＴＡＢ
１によれば、以下の作用、効果を得ることができる。
１によれば、以下の作用、効果を得ることができる。
【００１７】（１）． チップコーナー部のインナー
リードを二方向に延在し、かつ幅広にすることにより、
その機械的強度が向上するので、チップ５と絶縁フィル
ム２との熱膨張係数差によって生じる応力が特に集中し
易いチップコーナー部でのインナーリードの断線を確実
に防止することができる。また、上記インナーリードの
存在により、チップコーナー部以外のインナーリードに
加わる応力も軽減されるので、チップコーナー部以外の
インナーリードの断線発生率も低減する。
リードを二方向に延在し、かつ幅広にすることにより、
その機械的強度が向上するので、チップ５と絶縁フィル
ム２との熱膨張係数差によって生じる応力が特に集中し
易いチップコーナー部でのインナーリードの断線を確実
に防止することができる。また、上記インナーリードの
存在により、チップコーナー部以外のインナーリードに
加わる応力も軽減されるので、チップコーナー部以外の
インナーリードの断線発生率も低減する。
【００１８】（２）． チップコーナー部のインナー
リードを二方向に延在することにより、チップコーナー
部近傍の絶縁フィルム２の変形（反り）が抑制されるの
で、インナーリードボンディング時の画像認識処理によ
るインナーリードとバンプとの位置決めを精確に行うこ
とができる。
リードを二方向に延在することにより、チップコーナー
部近傍の絶縁フィルム２の変形（反り）が抑制されるの
で、インナーリードボンディング時の画像認識処理によ
るインナーリードとバンプとの位置決めを精確に行うこ
とができる。
【００１９】（３）． 上記（１）〜（２） により
、ＴＡＢ１の製造歩留り、信頼性を向上させることがで
きる。 （４）． チップコーナー部のリード３ａを電源用リ
ードとし、そのインナーリードを幅広にしたことにより
、リード３ａの配線抵抗が低下し、ノイズの低減その他
の電気特性の向上を図ることができる。
、ＴＡＢ１の製造歩留り、信頼性を向上させることがで
きる。 （４）． チップコーナー部のリード３ａを電源用リ
ードとし、そのインナーリードを幅広にしたことにより
、リード３ａの配線抵抗が低下し、ノイズの低減その他
の電気特性の向上を図ることができる。
【００２０】図４は、本発明の他の実施例であるＴＡＢ
１のチップコーナー部を示す拡大平面図である。
１のチップコーナー部を示す拡大平面図である。
【００２１】本図に示すＴＡＢ１は、チップ５のコーナ
ー部に、このコーナー部を覆うような大面積の導電パタ
ーン７を配置し、この導電パターン７とチップ５のコー
ナー部に形成したバンプ６とを接続した構成になってい
る。
ー部に、このコーナー部を覆うような大面積の導電パタ
ーン７を配置し、この導電パターン７とチップ５のコー
ナー部に形成したバンプ６とを接続した構成になってい
る。
【００２２】上記導電パターン７は、リードとしての機
能を有しないダミーのパターンであり、他のリード３の
ようにアウターリードを有してはいない。従って、この
導電パターン７に接続されたバンプ６も電極としての機
能を有しないダミーのバンプである。
能を有しないダミーのパターンであり、他のリード３の
ようにアウターリードを有してはいない。従って、この
導電パターン７に接続されたバンプ６も電極としての機
能を有しないダミーのバンプである。
【００２３】この導電パターン７は、リード３と同一の
材料（例えばＣｕ）からなり、リード３と同一の製造工
程で作成される。また、導電パターン７とバンプ６との
接続も、インナーリードボンディング工程で他のリード
３と一括して行われる。
材料（例えばＣｕ）からなり、リード３と同一の製造工
程で作成される。また、導電パターン７とバンプ６との
接続も、インナーリードボンディング工程で他のリード
３と一括して行われる。
【００２４】上記のように構成されたＴＡＢ１によれば
、チップコーナー部に導電パターン７を設けたことによ
り、リード３に加わる応力が軽減されるので、リード３
の断線発生率を低減することができる。また、チップコ
ーナー部近傍の絶縁フィルム２の変形（反り）が抑制さ
れるので、インナーリードボンディング時の画像認識処
理によるインナーリードとバンプとの位置決めを精確に
行うことができる。
、チップコーナー部に導電パターン７を設けたことによ
り、リード３に加わる応力が軽減されるので、リード３
の断線発生率を低減することができる。また、チップコ
ーナー部近傍の絶縁フィルム２の変形（反り）が抑制さ
れるので、インナーリードボンディング時の画像認識処
理によるインナーリードとバンプとの位置決めを精確に
行うことができる。
【００２５】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。
【００２６】例えば、前記実施例の導電パターンにアウ
ターリードを設け、電源用リードとして利用することも
可能である。
ターリードを設け、電源用リードとして利用することも
可能である。
【００２７】
【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。
【００２８】チップのコーナー部に二方向に延在する幅
広のインナーリードを配置し、このインナーリードとチ
ップコーナー部のバンプとを接続した本発明のＴＡＢに
よれば、上記インナーリードの機械的強度が向上するの
で、チップコーナー部でのインナーリードの断線を確実
に防止することができる。また、上記インナーリードの
存在により、チップコーナー部以外のインナーリードに
加わる応力も軽減されるので、チップコーナー部以外の
インナーリードの断線発生率も低減する。
広のインナーリードを配置し、このインナーリードとチ
ップコーナー部のバンプとを接続した本発明のＴＡＢに
よれば、上記インナーリードの機械的強度が向上するの
で、チップコーナー部でのインナーリードの断線を確実
に防止することができる。また、上記インナーリードの
存在により、チップコーナー部以外のインナーリードに
加わる応力も軽減されるので、チップコーナー部以外の
インナーリードの断線発生率も低減する。
【図１】本発明の一実施例である半導体集積回路装置の
要部拡大平面図である。
要部拡大平面図である。
【図２】図１のＩＩ−ＩＩ線における断面図である。
【図３】この半導体集積回路装置の全体平面図である。
【図４】本発明の他の実施例である半導体集積回路装置
の要部拡大平面図である。
の要部拡大平面図である。
１ ＴＡＢ
２ 絶縁フィルム
３ リード
３ａ リード
４ デバイスホール
５ 半導体チップ
６ バンプ
７ 導電パターン
Claims (4)
- 【請求項１】 絶縁フィルムに形成されたリードと半
導体チップに形成されたバンプとを電気的に接続したＴ
ＡＢを有する半導体集積回路装置であって、前記半導体
チップのコーナー部に、二方向に延在する幅広のインナ
ーリードを配置し、前記インナーリードと前記半導体チ
ップのコーナー部に形成したバンプとを接続したことを
特徴とする半導体集積回路装置。 - 【請求項２】 前記インナーリードは、電源供給用の
リードであることを特徴とする請求項１記載の半導体集
積回路装置。 - 【請求項３】 絶縁フィルムに形成されたリードと半
導体チップに形成されたバンプとを電気的に接続したＴ
ＡＢを有する半導体集積回路装置であって、前記半導体
チップのコーナー部に、前記コーナー部を覆う導電パタ
ーンを配置し、前記導電パターンと前記半導体チップの
コーナー部に形成したバンプとを接続したことを特徴と
する半導体集積回路装置。 - 【請求項４】 前記導電パターンは、リードとしての
機能を有しないダミーのパターンであることを特徴とす
る請求項３記載の半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3737091A JPH04275443A (ja) | 1991-03-04 | 1991-03-04 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3737091A JPH04275443A (ja) | 1991-03-04 | 1991-03-04 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04275443A true JPH04275443A (ja) | 1992-10-01 |
Family
ID=12495637
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3737091A Withdrawn JPH04275443A (ja) | 1991-03-04 | 1991-03-04 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04275443A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0716446A3 (en) * | 1994-12-09 | 1997-06-18 | Nec Corp | Carrier tape for semiconductors |
| JP2009253120A (ja) * | 2008-04-09 | 2009-10-29 | Seiko Epson Corp | 半導体装置及びその製造方法 |
-
1991
- 1991-03-04 JP JP3737091A patent/JPH04275443A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0716446A3 (en) * | 1994-12-09 | 1997-06-18 | Nec Corp | Carrier tape for semiconductors |
| JP2009253120A (ja) * | 2008-04-09 | 2009-10-29 | Seiko Epson Corp | 半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11297889A (ja) | 半導体パッケージおよび実装基板、ならびにこれらを用いた実装方法 | |
| JPH08153834A (ja) | Ｍｃｍキャリア | |
| JPH04273451A (ja) | 半導体装置 | |
| JPH0558657B2 (ja) | ||
| JP3847602B2 (ja) | 積層型半導体装置及びその製造方法並びに半導体装置搭載マザーボード及び半導体装置搭載マザーボードの製造方法 | |
| JP2949969B2 (ja) | フィルムキャリア半導体装置 | |
| JPH04275443A (ja) | 半導体集積回路装置 | |
| JPH08288316A (ja) | 半導体装置 | |
| JP2936819B2 (ja) | Ｉｃチップの実装構造 | |
| JPH10125721A (ja) | 半導体装置 | |
| JP3889311B2 (ja) | プリント配線板 | |
| JP2748771B2 (ja) | フィルムキャリア半導体装置及びその製造方法 | |
| JP2822987B2 (ja) | 電子回路パッケージ組立体およびその製造方法 | |
| JPS60138948A (ja) | 半導体装置用パツケ−ジ | |
| US6420210B2 (en) | Semiconductor device and method for manufacturing the same | |
| JPH09199631A (ja) | 半導体装置の構造と製造方法 | |
| JP3033541B2 (ja) | Ｔａｂテープ、半導体装置及び半導体装置の製造方法 | |
| JPH07283274A (ja) | 半導体装置及び接合シート | |
| JP2929764B2 (ja) | 半導体装置 | |
| JPH0982752A (ja) | 半導体装置 | |
| JP3067364B2 (ja) | 金属突起電極付き半導体装置 | |
| JP2626081B2 (ja) | フィルムキャリヤ半導体装置 | |
| JP2718299B2 (ja) | 大規模集積回路 | |
| JP2822446B2 (ja) | 混成集積回路装置 | |
| JP2556204B2 (ja) | フィルムキャリア半導体装置の実装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980514 |