JPH03253151A - 周波数シフト変調方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、データを周波数シフト変調して伝送する為の
周波数シフト変調制御方式に関するものである。

周波数シフト変調（ＦＳＸ）方式は、既に各種のデータ
伝送等に適用されている。この周波数シフト変調方式に
よりデータを変調して伝送する場合に、周波数スペクト
ラムの広がりを抑制することが要望されている。

〔従来の技術〕

第５図はディジタル伝送装置の要部ブロック図であり、
複数チャネルのデータＣＨＩ〜ＣＨｎを異なる周波数で
周波数シフト変調して、回線に送出する場合を示し、５
１−１〜５１−ｎは変調部、５２−１〜５２−ｎは帯域
通過フィルタ、５３は電力増幅器である。

第１チヤネルのデータＣＨＩの“′１゛°　　“０パ（
オン、オフ）のデータは、変調部５１−１により周波数
’　ａｌｔ　　ｆｂｌに変調され、又第２チヤネルのデ
ータＣＨ２の“１パ、“０”（オン、オフ）のデータは
、変調部５１−２により周波数ｆ、２゜ｆｂＺに変調さ
れ、第ｎチャネルのデータＣＨｎの“１”０”　（オン
、オフ）のデータは、変調部５１−ｎにより周波数ｆ　
１１１１１　　ｆ　ｋｎに変調され、それぞれ帯域通過
フィルタ５２−１〜５２−ｎを介して合成され、電力増
幅器５３により増幅されて回線に送出される。

変調部５１−１〜５１−ｎは、第６図に示すような構成
を有するものであり、Ｄ１〜Ｄ４はダイオード、Ｒ１〜
Ｒ３は抵抗、Ｃ１，Ｃ２はコンデンサ、Ｔｌ、Ｔ２はト
ランス、Ｑはトランジスタである。

トランジスタＱは、トランスＴ１を介してベースに出力
信号が帰還されるので、トランスＴ１のインダクタンス
とコンデンサＣ１，Ｃ２とに対応した周波数で発振する
。従って、“１”のデータを入力すると、ダイオードＤ
Ｉ、Ｄ２は逆バイアスによりオフとなり、ダイオードＤ
３．Ｄ４は順バイアスによりオンとなるから、トランジ
スタＱはコンデンサＣ２とトランスＴ１のインダクタン
スとにより発振周波数が決定される。次に“Ｏ”のデー
タを入力すると、ダイオードＤＩ、Ｄ２は順バイアスさ
れてオンとなり、ダイオードＤ３゜Ｄ４は逆バイアスさ
れてオフとなるから、トランジスタＱはコンデンサＣ１
，Ｃ２とトランスＴ１のインダクタンスとにより発振周
波数が決定される。従って、データ“′１”により発振
周波数ｆ。

となり、データ“０”により発振周波数ｆ、となり、ト
ランスＴ２を介して出力される。この場合、ｆａ＜ｆｂ
の関係となる。この関係を反対にするには、ダイオード
Ｄ１〜Ｄ４の接続極性を反対にすれば良いことになる。

〔発明が解決しようとする問題点〕

前述の従来例に於いて、変調部５１−１〜５１−ｎはア
ナログ回路により構成され、且つチャネル対応に設ける
ものであるから、回路規模が大きくなる欠点があり、且
つ温度変化等による変調特性が変動する欠点がある。

又周波数シフト時に於ける振幅２位相が跳躍することが
あり、その為に周波数スペクトラムの広がりが生じて、
隣接チャネルに対して悪影響を及ぼすので、これを防止
する為には、帯域通過フィルタ５２−１〜５２−ｎの帯
域外の減衰量を大きくする必要があり、それにより、帯
域通過フィルタ５２−１〜５２−ｎが大型化して、コス
トアンプの原因となる欠点があった。

本発明は、ディジタル処理により周波数シフト変調を行
うと共に、周波数シフト時に於ける振幅。

位相の跳躍を抑制することを目的とするものである。

〔課題を解決するための手段〕

本発明の周波数シフト変調制御方式は、ディジタル演算
により周波数シフト変調出力信号の演算を行うものであ
り、第１図を参照して説明する。

演算制御部３と、加算器４と、乗算器５と、メモリ６と
を少なくとも含むプロセッサ１と、このプロセッサ１の
演算出力信号をアナログ信号に変換するＤＡ変換器２と
を備え、前記メモリ６に変調周波数対応のサンプリング
周期の位相差情報を格納し、プロセッサ１は、入力デー
タの“１′。

“Ｏ”に従って変調周波数対応の位相差情報及び前回の
演算結果をメモリ６から読出して、演算制御部３の制御
により加算器４及び乗算器５により出力信号の演算を行
い、その演算結果をメモリ６に蓄積し、次のサンプリン
グ周期に於いてメモリ６に蓄積された演算結果をＤＡ変
換器２に加えてアナログ信号に変換する構成を有するも
のである。

〔作用］ 変調周波数対応のサンプリング周期の位相差をΔθとし
、現在の位相をθとすると、次のサンプリング周期のタ
イミングに於ける正弦波信号は、５ｉｎ（θ＋Δθ） ＝ｓｉｎθＣＯＳΔθ十ｃｏｓθｓｉｎΔθとなるから
、前回の演算結果と、位相差Δθとをメモリ６から読出
して、乗算器５により前式の右辺第１項及び第２項の乗
算を行い、加算器４により乗算結果を加算すれば良いこ
とになる。以下演算結果をメモリ６に蓄積して、次の演
算に使用すると共に、ＤＡ変換器２に加えてアナログ信
号に変換し、入力データに従った周波数シフト変調を行
うことができる。

又入力データの“ｉ　Ｉ　ｎ、“Ｏ”の変化点に於いて
は、前回の演算結果と、次の変調周波数に対応した位相
差とを用いて演算するから、振幅及び位相の跳躍が生し
ないことになる。

〔実施例〕

以下図面を参照して本発明の実施例について詳細に説明
する。

第１図は本発明の実施例のブロック図であり、前述のよ
うに、プロセッサ１は、演算制御部３゜加算器４９乗算
器５．メモリ６等を含み、例えば、ディジタル・シグナ
ル・プロセッサ（ＤＳＰ）を用いることができる。又２
はＤＡ変換器、７はバス、８はメモリ、９はバッファ回
路、１０は低域フィルタ、１１は電力増幅器である。

メモリ８にはプログラムが格納され、演算制御部３はそ
のプログラムに従って各部を制御し、又メモリ６には変
調周波数対応の位相差情報が格納されている。又バッフ
ァ回路９は、サンプリングクロック信号ＣＬＫにより第
１〜第ｎチヤネルのデータＣＨＩ〜ＣＨｎをラッチし、
演算制御部３の制御により、バッファ回路９にラッチさ
れた各チャネルのデータを順次バス７を介して読込み、
そのデータに従った周波数シフト変調の演算が加算器４
及び乗算器５を用いて実行される。その実行結果をメモ
リ６に一旦蓄積し、サンプリング周期毎に前回の演算出
力信号をメモリ６からバス７に送出する。

又ＤＡ変換器２は、サンプリングクロック信号ＣＬＫに
従って、バス７を介して加えられる演算出力信号をアナ
ログ信号に変換し、ＤＡ変換器２の出力波形を整形する
為の低域フィルタ１０を介して電力増幅器１１に加え、
増幅出力信号の複数チャネルの各データによる周波数シ
フト変調信号の合成信号を回線に送出する。

例えば、第２図の周波数シフト変調動作説明図に示すよ
うに、サンプリングタイムｔ、に於ける位相をθ□とす
ると、周波数ｆ、の正弦波信号はｓｉｎθ１となる。次
のΔを時間後のサンプリングタイムｔ２に於ける位相を
θ、とすると、周波数ｆ、の正弦波信号はｓｉｎθ、と
なる。Δを時間後の位相差をΔθ、とすると、サンプリ
ングタイムｔ２に於ける正弦波信号は、 ｓｉｎθａｚ＝ｓｉｎ（θ１＋Δθ、）＝ｓｉｎθ１ｃ
ｏｓΔθ１ 十ｃｏｓθ１ｓｉｎΔθ、　　　　　　・−（１）と表
される。又サンプリングタイムｔ３に於ける周波数ｆ、
の位相をθ、Ｉ、Δを時間後のサンプリングタイムｔ４
に於ける位相をθ、とすると、周波数ｆ、の正弦波信号
は、位相差をΔθ、とじて、ｓｉｎθ、！＝ｓｉｎ（θ
１＋Δθｂ）＝ｓｉｎθｂｌｃｏｓΔθｂ 十ｃｏｓθ、、ｓｉｎΔθｂ　　　　　　−（２）と表
される。

サンプリング周波数を８ＫＨｚとすると、Δｔは（１／
８）Ｘｌ　０−３（ｓ　ｅ　ｃ）となり、位相差Δθ１
．Δθ、は（２πｆ、／８）ＸＩＯ−”となる。

又余弦波信号については、（１）式と同様に、ｃｏｓθ
、、＝ｃｏｓ（θ１＋Δθ、）＝ＣＯＳθａ＋ｃＯ５Δ
θａ −ｓ　ｉｎθ、、ｓｉｎΔθ８　　　　−・（３）と表
される。

従って、変調周波数対応の位相差Δθをメモリ６からサ
ンプリングタイム毎に読出して、加算器４と乗算器５と
を用いて、（１）式又は（２）式の演算を行うことによ
り、周波数ｆ、、ｆ、の信号を出力することができる。

又入力データがオフ（“０“′）の時に、周波数ｆ１１
＋　オン（“１″）の時に周波数ｆｂとすると、入力デ
ータの変換点がサンプリングタイムｔｓ。

ｔ６間に生じた時、正弦波信号をｓｉｎθ、からｓｉｎ
θ、に円滑に切替える為に、（１）式は、ｓｉｎθｂ＝
ｓｉｎ（θ、十Δθｂ） ＝ｓ　ｉｎθ、ｃｏｓΔθｂ ＋ＣＯ３θａｓｉｎΔθｂ　　　　　　−（４）となり
、又（３）式は、 ｃｏｓθ、＝ｃｏｓ（θ、＋Δθｂ） ＝ｃｏｓθ、ｃｏｓΔθｂ −ｓｉｎθ、ｓｉｎΔθ５　　　　　−・・・（５）と
なる。即ち、切替え直前の値を用いて演算することによ
り、周波数ｆ、から周波数ｆ、に振幅や位相跳躍が生し
ることなく、シフトすることができる。

第３図は本発明の実施例の演算論理説明図であり、前述
の（１）式及び（３）式の演算過程をプロ・ンク図とし
て示すものである。２１．３１は周波数ｆａｒｆｂの演
算周期の遅延時間を有する遅延部で、第１図のメモリ６
の機能に相当する。又２２，２４゜３２．３４は乗算部
で、第１図の乗算器５の機能に相当する。又２３，３３
は加算部で、第１図の加算器４の機能に相当する。又２
５〜２８．３５〜３８は乗算部に加える乗数を切替える
スイッチであり、入力データがオフ（“０”）の時Δθ
。

側がオン、又入力データがオン（“１”）の時、Δθ、
側がオンとなり、（１）式及び（３）式の演算が行われ
る。なお、正弦波信号５ｉｎ（θ＋Δθ）又は余弦波信
号ｃｏｓ　（θ＋Δθ）の何れか一方で良いものである
が、対称的な論理構成となるから、両方の信号を出力で
きるように図示している。

第４図は本発明の実施例のフローチャートであり、メモ
リ６に各チャネルの演算の初期値を格納する（ａ）。こ
の初期値は任意の値とすることが可能であるが、例えば
、ｓｉｎθ−Ｑ、ｃｏｓθ＝１とすることができる。そ
して、サンプリング時刻か否か判定しくｂ）、サンプリ
ング時刻となると、前の加算結果をＤＡ変換器（Ｄ／Ａ
）２に出力しくＣ）、入力データの読取りを行う（ｄ）
。

入力データがオン（ＯＮ）かオフ（ＯＦＦ）かを判定し
くｅ）、オンの場合は、周波数ｆ、の演算を行い（ｆ）
、オフの場合は、周波数ｆ、の演算を行う（鎖。即ち、
演算制御部３のプログラム制御によりメモリ６からチャ
ネル対応の変調周波数に従った位相差Δθの情報を読出
すと共に、前回の演算結果を読出して、加算器４と乗算
器５とにより、前述の（１）式或いは（３）式の演算を
行う。そして、演算結果をメモリ（ＲＡＭ）６に一旦格
納しく口）、その演算結果に対してフィルタリング処理
を行い、その結果をメモリ（ＲＡＭ）６に格納する（ｉ
）。

ステップ（ｅ）〜（ｉ）により第１チヤネルのデータＣ
Ｈ１についての演算処理が済むと、次に第２チヤネルの
データＣＨ２についての演算処理を行うことになり、こ
の第２のチャネル対応の位相差Δθの情報をメモリ６か
ら読出し、それを基に、ステップ（ｅ）〜（ｉ）と同様
な処理により演算を実行する。

以下同様にして、第ｎチャネルのデータＣＨｎについて
も実行し、各チャネルの演算結果をメモリ（ＲＡＭ）６
から読出して加算し、その加算結果を再びメモリ（ＲＡ
Ｍ）６に格納する（ｊ）。この格納された内容がステッ
プ（Ｃ）に於いて読出されて、ＤＡ変換器２に加えられ
る。従って、第５図に示す従来例に於ける電力増幅器５
３への入力信号に相当した周波数シフト変調信号がＤＡ
変換器２から出力されることになる。

前述のように、入力データのオン、オフの切替え時点に
於いては、（４）式又は（５）式による演算が行われる
から、振幅及び位相の跳躍が生じない波形の周波数シフ
ト変調信号を得ることができる。

前述の実施例は、複数チャネルのデータをそれぞれ異な
る周波数シフト変調する場合を示すものであるが、単一
チャネルのデータを周波数シフト変調する場合にも適用
できるものである。メモリ６は、外部メモリとすること
も勿論可能である。

又反対にプログラム等を格納したメモリ８をプロセッサ
１内に内蔵させた構成とすることも可能である。

〔発明の効果〕

以上説明したように、本発明は、メモリ６に変調周波数
対応のサンプリング周期の位相差情報を格納し、演算制
御部３の制御により入力データに従った変調周波数対応
の位相差情報と、前回の演算結果とをメモリ６から読出
して、乗算器５と加算器４とにより出力信号の演算を行
い、演算結果をメモリ６に蓄積すると共に、前回の演算
結果をＤＡ変換器２に加えてアナログ信号に変換するも
のであり、ディジタル演算処理により周波数シフト変調
を行うものであるから、アナログ回路に比較して回路構
成が簡単且つ安定化できる利点がある。又周波数シフト
時に於ける振幅及び位相の跳躍が生しないので、周波数
スペクトラムの広がりも少なくなり、従って、帯域通過
フィルタの構成が簡単化されると共に、隣接チャネルに
対する側帯波の悪影響を回避することができる。

【図面の簡単な説明】

第１図は本発明の実施例のブロック図、第２図は本発明
の実施例の周波数シフト変調動作説明図、第３図は本発
明の実施例の演算論理説明図、第４図は本発明の実施例
のフローチャート、第５図はディジタル伝送装置の要部
ブロック図、第６図は従来例の変調回路の要部回路図で
ある。 １はプロセッサ、２はＤＡ変換器、３は演算制御部、４
は加算器、５は乗算器、６はメモリ、７はバス、８はメ
モリ、９はバッファ回路、１０は低域フィルタ、１１は
電力増幅器である。

Claims (1)

1. 【特許請求の範囲】 演算制御部（３）と、加算器（４）と、乗算器（５）と
   、メモリ（６）とを少なくとも含むプロセッサ（１）と
   、該プロセッサ（１）の演算出力信号をアナログ信号に
   変換するＤＡ変換器（２）とを備え、 前記メモリ（６）に変調周波数対応のサンプリング周期
   の位相差情報を格納し、 前記プロセッサ（１）は、入力データの“１”、“０”
   に従って変調周波数対応の前記位相差情報及び前回の演
   算結果を前記メモリ（６）から読出して、前記演算制御
   部（３）の制御により前記加算器（４）及び乗算器（５
   ）により出力信号の演算を行い、該演算の結果を前記メ
   モリ（６）に蓄積し、次のサンプリング周期に於いて前
   記メモリ（６）に蓄積された演算結果を、前記ＤＡ変換
   器（２）に加えてアナログ信号に変換する ことを特徴とする周波数シフト変調制御方式。